技术特征：
技术总结
尽量以少的元件数量，实现不发生动作不良且能够达到显示装置的高精细化的移位寄存器电路。单位电路设有作为输出控制用晶体管起作用薄膜晶体管(M5)、用于基于从前段的输出端子(48)输出的导通电平的信号预充电内部节点(VC)的薄膜晶体管(M1)、串联设于前段的输出端子(48)和本段的内部节点(VC)之间的两个薄膜晶体管(M2、M3)、设于内部节点和输出端子(48)之间的薄膜晶体管(M4)、用于下拉输出端子(48)的薄膜晶体管(M6)。薄膜晶体管(M2、M3)在下拉前段的输出端子(48)期间的一部分期间中，仅在时钟周期的四分之一期间处于导通状态。
技术研发人员：小川康行;山本熏
受保护的技术使用者：夏普株式会社
技术研发日：2016.02.16
技术公布日：2017.09.26