基于非统一存储器访问架构的存储器检测系统及其方法【
技术领域：
】[0001]本发明涉及一种检测系统及其方法，尤其是指一种基于非统一存储器访问架构的存储器检测系统及其方法。【
背景技术：
】[0002]请参考「图1」所示，「图1」绘示为公知非统一存储器访问架构示意图。[0003]公知非统一存储器访问架构被划分为第一节点(node)11以及第二节点12，在第一节点11中包含一个中央处理器111以及二个独立的存储器112，第二节点12中亦包含一个中央处理器121以及二个独立的存储器122，上述的节点数量、中央处理器数量以及存储器数量仅为举例说明之，并不以此局限本发明的应用范畴，事实上可已有多个节点，每一个节点内包含一个中央处理器以及多个独立的存储器。[0004]在实际运作中，第一节点11中的中央处理器111与存储器112相互连接，藉此使得第一节点11中的中央处理器111可以直接访问第一节点11中的存储器112，第二节点12中的中央处理器121与存储器122相互连接，藉此使得第二节点12中的中央处理器121可以直接访问第二节点12中的存储器122。[0005]第一节点11通过第一节点11中的中央处理器111与第二节点12通过第二节点12中的中央处理器121进行连接，藉以使得第一节点11中的中央处理器111对第二节点12中的中央处理器121发送存储器访问请求时，第一节点11中的中央处理器111即可通过第二节点12中的中央处理器121进行第二节点12中存储器122的访问。[0006]第一节点11通过第一节点11中的中央处理器111与第二节点12通过第二节点12中的中央处理器121进行连接，藉以使得第二节点12中的中央处理器121对第一节点11中的中央处理器111发送存储器访问请求时，第二节点12中的中央处理器121即可通过第一节点11中的中央处理器111进行第一节点11中存储器112的访问。[0007]第一节点11中的中央处理器111访问存储器112的时间理所当然会小于第一节点11中的中央处理器111通过第二节点12中的中央处理器121访问存储器122的时间，第二节点12中的中央处理器121访问存储器122的时间理所当然会小于第二节点12中的中央处理器121第一节点11中的中央处理器111访问存储器112的时间。[0008]在存储器的检测上，对于节点中的中央处理器使用其他节点中的存储器与节点中的中央处理器使用自己节点中的存储器的时间落差。[0009]亦即在存储器的检测上由于无法得知节点中的中央处理器到底使用其他节点中的存储器或是使用自己节点中的存储器，故无法得知存储器的检测结果是否需要进行修正，而造成存储器检测结果不精确且效率不佳的问题。[0010]综上所述，可知现有技术中长期以来一直存在现有基于非统一存储器访问架构的存储器检测中检测结果不精确且效率不佳的问题，因此有必要提出改进的技术手段，来解决此一问题。【
发明内容】[0011]有鉴于现有技术存在现有基于非统一存储器访问架构的存储器检测结果不精确且效率不佳的问题，本发明遂揭露一种基于非统一存储器访问架构的存储器检测系统及其方法，其中:[0012]本发明所揭露的基于非统一存储器访问架构(NonUniformMemoryAccessArchitecture，NUMA)的存储器检测系统，其包含:对应模块、范围模块、指定模块、检测模块以及记录模块。[0013]对应模块是用以取得每一个中央处理器(CentralProcessUnit，CPU)与物理存储器之间的对应关系；范围模块是用以取得每一个物理存储器的物理存储器范围；指定模块是用以依据中央处理器与物理存储器的对应关系指定中央处理器访问的物理存储器范围；检测模块是用以提供中央处理器分别进行各自物理存储器范围的存储器检测；及记录模块是用以记录存储器的检测结果。[0014]本发明所揭露的基于非统一存储器访问架构(NonUniformMemoryAccessArchitecture,NUMA)的存储器检测方法,其包含下列步骤:[0015]首先,取得每一个中央处理器(CentralProcessUnit,CPU)与物理存储器之间的对应关系；接着，取得每一个物理存储器的物理存储器范围；接着，依据中央处理器与物理存储器的对应关系指定中央处理器访问的物理存储器范围；接着，提供中央处理器分别进行各自物理存储器范围的存储器检测；最后，记录存储器的检测结果。[0016]本发明所揭露的系统以及方法如上，与现有技术之间的差异在于本发明取得每一个中央处理器与物理存储器之间的对应关系，再取得每一个物理存储器的物理存储器范围，进而指定中央处理器访问的物理存储器范围，以依据物理存储器范围的存储器检测。[0017]通过上述的技术手段，本发明可以达成提供基于非统一存储器访问架构的存储器检测中检测结果精确且效率增进的技术功效。【附图说明】[0018]图1绘示为公知非统一存储器访问架构示意图。[0019]图2绘示为本发明基于非统一存储器访问架构的存储器检测系统的系统方块图。[0020]图3绘示为本发明基于非统一存储器访问架构的存储器检测方法的方法流程图。[0021]图4绘示为本发明基于非统一存储器访问架构的存储器检测的系统架构示意图。[0022]【符号说明】[0023]11第一节点[0024]111中央处理器[0025]112存储器[0026]12第二节点[0027]121中央处理器[0028]122存储器[0029]21对应模块[0030]22范围模块[0031]23指定模块[0032]24检测模块[0033]25记录模块[0034]30存储器[0035]31第一存储器芯片[0036]32第二存储器芯片[0037]33第三存储器芯片[0038]34第四存储器芯片[0039]41第一中央处理器[0040]42第二中央处理器[0041]43第三中央处理器[0042]44第四中央处理器【具体实施方式】[0043]以下将配合图式及实施例来详细说明本发明的实施方式，藉此对本发明如何应用技术手段来解决技术问题并达成技术功效的实现过程能充分理解并据以实施。[0044]以下首先要说明本发明所揭露的基于非统一存储器访问架构(NonUniformMemoryAccessArchitecture,NUMA)的存储器检测系统,并请参考「图2」所示，「图2」绘示为本发明基于非统一存储器访问架构的存储器检测系统的系统方块图。[0045]本发明所揭露的基于非统一存储器访问架构的存储器检测系统，其包含:对应模块21、范围模块22、指定模块23、检测模块24以及记录模块25。[0046]在进行存储器的检测前，首先由对应模块21取得每一个中央处理器与物理存储器之间的对应关系，对应模块21是通过系统管理基本输入输出系统(SystemManagementB1S,SMB1S)以取得每一个中央处理器与物理存储器之间的对应关系，物理存储器即是实际存储器的芯片。[0047]举例来说，假设存储器上具有第一存储器芯片、第二存储器芯片、第三存储器芯片以及第四存储器芯片，对应模块21通过系统管理基本输入输出系统即可取得第一中央处理器与第一存储器芯片对应、第二中央处理器与第三存储器芯片对应、第三中央处理器与第二存储器芯片对应以及第四中央处理器与第四存储器芯片对应，在此仅为举例说明之，并不以此局限本发明的应用范畴。[0048]接着，范围模块22取得每一个物理存储器的物理存储器范围，范围模块22是通过高级配置和电源管理接口(AdvancedConfigurat1nandPowerManagementInterface,ACPI)中的静态资源关联表(staticresourceaffinitytable,ARATtable)以取得每一个物理存储器的物理存储器范围，物理存储器范围即是实际存储器的读写脚位。[0049]承上述举例，范围模块22通过高级配置和电源管理接口中的静态资源关联表即可取得第一存储器芯片的物理存储器范围即为“0x000000”至“0X00003F”、第二存储器芯片的物理存储器范围即为“0x000040”至“0x00007F”、第三存储器芯片的物理存储器范围即为“0x000080”至“OxOOOOBF"以及第四存储器芯片的物理存储器范围即为“OxOOOOCO”至“OxOOOOFF”。[0050]接着，指定模块23即可依据中央处理器与物理存储器的对应关系指定中央处理器访问的物理存储器范围。[0051]承上述举例，第一中央处理器与第一存储器芯片对应，且第一存储器芯片的物理存储器范围即为“0x000000”至“0X00003F”，指定模块即可将第一中央处理器指定访问物理存储器范围即为“0x000000”至“0x00003F”。[0052]第二中央处理器与第三存储器芯片对应，且第三存储器芯片的物理存储器范围即为“0x000080”至“OxOOOOBF”，指定模块即可将第二中央处理器指定访问物理存储器范围即为“0x000080”至“OxOOOOBF”。[0053]第三中央处理器与第二存储器芯片对应，且第二存储器芯片的物理存储器范围即为“0x000040”至“0x00007F”，指定模块即可将第三中央处理器指定访问物理存储器范围即为“0x000040”至“0x00007F”。[0054]第四中央处理器与第四存储器芯片对应，且第四存储器芯片的物理存储器范围即为“0X0000C0”至“0X0000FF”，指定模块即可将第当前第1页1 2