一种资料存储型闪存中的锁存器使能信号处理装置的制造方法
【技术领域】
[0001]本发明涉及存储器操作的技术领域，特别是涉及一种资料存储型闪存中锁存器使能信号处理装置。
【背景技术】
[0002]随着电子产品的不断发展，芯片技术也在发生着巨大的变化。资料存储型闪存作为闪存FLASH的一种，由于其内部非线性宏单元模式为固态大容量内存的实现提供了廉价有效的解决方案。资料存储型闪存存储器具有容量较大，改写速度快等优点，适用于大量数据的存储，因而在业界得到了越来越广泛的应用，如嵌入式产品中包括数码相机、MP3随身听记忆卡、体积小巧的U盘等。
[0003]但资料存储型闪存在其应用领域也存在一定的不足。由于电子产品的工作电压越来越低，致使芯片内晶体管工作在此低压状态下，造成部分信号保持时间不能满足芯片使用的既定标准。
【发明内容】
[0004]针对以上不足，本发明提出了一种资料存储型闪存中锁存器使能信号处理装置，能够使得当信号保持时间不足时，通过处理使信号能够满足既定标准。
[0005]为了实现以上技术方案，本发明提供了一种资料存储型闪存中锁存器使能信号处理装置，包括，第一反相器、第二反相器、第三反相器、传输门、或非门及使能反相器；
[0006]其中，所述第一反相器输入端与外部处理器相连，用于接收锁存器使能信号，所述第一反相器的输出端与所述传输门的输入端相连；
[0007]所述传输门包括有第一控制端及第二控制端，分别接入芯片内部写使能信号及芯片内部写使能信号的负信号；所述传输门的输出端与所述或非门的第一输入端及所述使能反相器的输出端相连；
[0008]所述或非门的第二输入端接入芯片复位信号，所述或非门的输出端与所述第二反相器的输入端及所述使能反相器输入端相连；
[0009]所述使能反相器包括有第一控制端及第二控制端，分别接入芯片内部写使能信号及芯片内部写使能信号的负信号，所述使能反相器的输出端与所述或非门第一输入端及所述传输门的输出端相连；
[0010]所述第二反相器的输出端与所述第三反相器的输入端相连，所述第三反相器的输出端与状态机相连。
[0011]进一步的，所述传输门第一控制端接入所述芯片内部写使能信号，所述第二控制端接入所述芯片内部写使能信号的负信号，用于控制所述传输门的打开与闭合。
[0012]进一步的，所述使能反相器第一控制端接入所述芯片内部写使能信号，所述第二控制端接入所述芯片内部写使能信号的负信号，用于控制所述使能反相器的打开与闭合，进而调节所述使能反相器与所述或非门之间的正反馈。
[0013]进一步的，所述传输门的控制端以及所述使能反相器的控制端接入的为同步写使能信号。
[0014]进一步的，所述锁存器使能信号包括地址锁存器使能信号或命令锁存器使能信号。
[0015]本发明通过对原有芯片内部控制电路加入传输门及正反馈器件，锁住芯片内部锁存器使能信号。通过正反馈的方式使锁存在芯片内部的锁存器使能信号，克服了芯片晶体管由于工作电压的降低造成信号保持时间不足，满足芯片使用的既定标准。
【附图说明】
[0016]图1是本发明实施例提供的一种资料存储型闪存中的锁存器使能信号处理装置的结构图。
【具体实施方式】
[0017]下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
[0018]图1为本发明实施例提供的一种资料存储型闪存中的锁存器使能信号处理装置结构图。如图1所不，包括第一反相器101、第二反相器102、第三反相器103、传输门104、或非门105及使能反相器106。其中，I为芯片内部写使能信号，2为芯片内部写使能信号的负信号，3为芯片复位信号。
[0019]其中，第一反相器101输入端与外部处理器100相连，用于接收锁存器使能信号，第一反相器101的输出端与传输门104的输入端相连。
[0020]值得注意的是，锁存器使能信号包括地址锁存器使能信号及命令锁存器使能信号，两信号可以选择同时分送或者分时进行发送。
[0021]传输门104包括有第一控制端及第二控制端，分别接入芯片内部写使能信号I及芯片内部写使能信号的负信号2 ;传输门104的输出端与或非门105的第一输入端及使能反相器106的输出端相连。
[0022]这里传输门104起到了一个开关的作用。这里的开关作用是指，传输门的打开与关闭受控于外部的写使能信号。由于传输门104的第一控制端接入芯片内部写使能信号1，第二控制端接入外部使能信号的负信号2，并且两信号之间采取逻辑运算。当芯片内部写使能信号为高电平时，传输门104打开，当芯片内部写使能信号为低电平时，传输门104关闭。
[0023]当传输门104处于打开状态时，地址锁存器使能信号或命令锁存器使能信号便传输至或非门105的第一输入端。
[0024]或非门105的第二输入端接入芯片复位信号3，或非门105的输出端与第二反相器102的输入端及使能反相器106输入端相连。
[0025]所述使能反相器106包括有第一控制端及第二控制端，分别接入芯片内部写使能信号I及芯片内部写使能信号的负信号2，使能反相器106的输出端与所述或非门105第一输入端及使能反相器106的输出端相连。
[0026]值得注意的是，或非门105以及使能反相器106联合组成一个正反馈的信号锁存器。该锁存器通过接入芯片复位信号3，并与寄存器使能信号进行或非的逻辑运算，该运算旨在于清除之前存储在锁存器中的寄存器使能信号，进而为本周期寄存器使能信号提供存储空间。
[0027]并且使能反相器106通过第一控制端接入芯片内部写使能信号1，第二控制端接入芯片内部写使能信号的负信号2，用于控制正反馈信号锁存器是否