一种信号放大器、磁存储器的读取电路及其操作方法
【技术领域】
[0001]本发明属于半导体，集成电路芯片设计技术领域，更具体地，涉及一种信号放大器、磁存储器的读取电路及其操作方法。
【背景技术】
[0002]自旋转移力矩磁阻式随机存储器(STT-MRAM)是一项跨学科的复杂系统开发的综合工程，学科跨度大，工程复杂性高，它概括了物理，材料学科，电子工程和半导体科学，以及磁性学科等多门学科领域。
[0003]磁随机存储器是由特殊的磁性材料制成极小尺寸的磁元体，并将磁元体集成到半导体工艺中制成磁随机存储芯片，如图1(a)和图1(b)所示，第一代磁随机存储器(Magnetic Random Access Memory，MRAM)是由多个磁元体组成，每个磁元体附近有两根导线，在写操作时，电流通过导线产生两个磁场，该磁元体在磁场作用下改变磁体中磁极方向，通过导线的较大的电流可以有两个相反的方向，使得磁体中呈现两个不同磁极方向，从而达到两种不同的磁阻值状态:低磁阻状态为“0”，高磁阻状态为“I”；由于磁场会对临近的磁元体产生作用，使得这些磁元体状态不稳定，随着半导体工艺的提高，每个存储单元的尺寸越来越小，基于这些磁元体的存储单元更加不稳定。
[0004]自旋转移力矩磁阻式随机存储器(Spin Torque Transfer Magnetic RandomAccess Memory，STT-MRAM)同样基于磁元体，但它们的此材料与结构与第一代不同，第二代磁存储器(STT-MRAM)依靠自旋动量转移写入信息，它完全不同于传统的第一代存储器(MRAM)，它是将一个更小的电流直接流过这个磁元体(Magnetic Tunnel Junct1n,MTJ)使其改变状态，电流通过MTJ的方向不同是其呈现“O”和“I”状态，由于没有磁场的干扰，磁元体状态更加稳定，每个存储单元的尺寸可以越来越小。同时也简化的电路设计和减小功耗，写入每个数据位所需的功耗比MRAM低一个数量级。
[0005]与闪存(FLASH MEMORY)相比，STT-MRAM的写入/读取性能更佳，因为它的写入数据时不要求高电压，耗电量低，写入/读取时间极短，同时保持闪存所具有的非挥发特性，既能够在关掉电源后仍可以保持所存储内容的完整性，此外，由于改变磁化方向的次数没有限制，因此写入次数也为无限次；STT-MRAM拥有静态随机存储器(Static Random AccessMemory，SRAM)的高速读取写入能力和动态随机存储器(Dynamic Random Access Memory,DRAM)的高集成度，而且可以无限次地重复擦写。STT-MRAM无需动态刷新，能够在非激活状态下关闭，可以大幅降低系统功耗。STT-MRAM具有高速存取功能。
【发明内容】
[0006]针对现有技术的缺陷，本发明提供了一种信号放大器、磁存储器的读取电路，及其操作方法，其目的在于能在高速完成读出操作，从而减少读取时间；同时，读出数据完成并锁存后以供下一级相关电路使用，及时关闭相应的磁存储模块，减少功耗。
[0007]本发明提供的信号放大器包括多路开关、选择器、第一开关、完成甄别器、第一预置器、第二开关、第一晶体管Ml、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6 ;第一晶体管Ml的一端与所述第一开关的第一输出端Cl连接，所述第一晶体管Ml的另一端还与所述第三晶体管M3的一端连接；所述第三晶体管M3的另一端与所述多路开关的第一输出端c3连接，所述第三晶体管M3的控制端作为所述信号放大器的正相输入端IN ;所述第二晶体管M2的一端与所述第一开关的第二输出端c2连接，所述第二晶体管M2的另一端与所述第四晶体管M4的一端连接，所述第四晶体管M4的另一端与所述多路开关的第二输出端c4连接，所述第四晶体管M4的控制端作为所述信号放大器的反相输入端INB ;所述第五晶体管M5的一端与所述第二开关的第一输出端c5连接，所述第五晶体管M5的另一端与所述第六晶体管M6的控制端连接，所述第六晶体管M6的一端与所述第二开关的第二输出端c6连接，所述第六晶体管M6的另一端与所述第五晶体管M5的控制端连接；所述选择器的第一输入端、所述多路开关的第一控制端k2、所述第一开关的控制端kl和所述第一预置器的使能端en连接后作为所述信号放大器的信号使能端EN ;所述选择器的第二输入端、所述多路开关的第二控制端k3和所述完成甄别器的输出端ο连接后作为所述信号放大器的Done端；所述第三晶体管M3的一端、所述第五晶体管M5的一端、所述第一预置器的输出正端ο和所述完成甄别器的第一输入端enl连接后作为信号放大器的第一输出端Dout ;所述第二晶体管M2的另一端、所述第五晶体管M6的一端、所述第一预置器的输出负端ob和所述完成甄别器的第二输入端en2连接后作为信号放大器的第二输出端Doutb ;其中当所述第一晶体管Ml的控制端与所述第二晶体管M2的另一端连接时，所述第二晶体管M2的控制端与所述第一晶体管Ml的另一端连接；或者所述第一晶体管Ml的控制端和所述第二晶体管M2的控制端均连接钳位电压Vrf。
[0008]作为本发明的一个实施例，第一晶体管Ml、所述第二晶体管M2、所述第三晶体管M3、所述第四晶体管M4、第五晶体管M5和/或所述第六晶体管M6为MOS管。当第一晶体管Ml和所述第二晶体管M2均为PMOS管时；所述第三晶体管M3、所述第四晶体管M4、第五晶体管M5和所述第六晶体管M6均为NMOS管；当所述第一晶体管Ml和所述第二晶体管M2均为NMOS管时；所述第三晶体管M3、所述第四晶体管M4、第五晶体管M5和所述第六晶体管M6均为PMOS管。
[0009]在本发明实施例中，当第一晶体管Ml和第二晶体管M2均为NMOS管时，钳位电压Vrf大于Vtl，(Vtl为NMOS管的门槛电压)；当第一晶体管Ml和第二晶体管M2均为PMOS管时，钳位电压Vrf小于(VDD-Vt2) ; (Vt2为PMOS管的门槛电压)；钳位电压Vrf的具体值可以根据晶体管的具体尺寸和工艺确定；Vt为晶体管的门槛电压。使用该电路时，数据被琐存后，电路中仍有工作电流。
[0010]作为本发明的一个实施例，第一预置器包括PMOS管MplUPMOS管Mp 12和PMOS管Mpl3 ；PM0S管Mpll的控制端、PMOS管Mpl2的控制端和PMOS管Mpl3的控制端连接后作为所述第一预置器的EN端；PM0S管Mpll的一端连接电压源Vol，PM0S管Mpl2的另一端连接电压源Vol，PMOS管Mpll的另一端和PMOS管Mpl3的一端连接后作为所述第一预置器的输出负端Ob ；PM0S管Mpl2的一端和PMOS管Mpl3的另一端连接后作为所述第一预置器的输出正端O ;电压源Vol的电位为O彡Vol彡VDD0
[0011]当输入控制信号EN为O伏时，PMOS管Mpll、PMOS管Mpl2和PMOS管Mpl3都导通，第一预置器的两个输出端O和Ob都与电压源Vol相通，其电位为Vol，同时两个输出端O和Ob也通过PMOS管Mpl3相连；当控制信号EN为VDD时，PMOS管Mpl1、PMOS管Mpl2和PMOS管Mpl3都断开，没有电流通过三个PMOS管，同时两个输出端O和Ob与电压源Vol断开，互相独立。
[0012]作为本发明的另一个实施例，第一预置器包括NMOS管Mn 11、NMOS管Mn 12、NMOS管Mnl3和反相器；NM0S管Mnll的控制端、所述NMOS管Mnl2的控制端和所述NMOS管Mpl3的控制端连接后连接至所述反相器的输出端，所述反相器INV的输入端作为所述第一预置器的EN端；所述NMOS管Mnll的一端连接电压源Vol，所述NMOS管Mnl2的另一端连接电压源Vol，NM0S管Mpll的另一端和所述NMOS管Mnl3的一端连接后作为第一预置器的输出负端Ob ;所述NMOS管Mpl2的一端和所述NMOS管Mnl3的另一端连接后作为所述第一预置器的输出正端O。
[0013]本发明提供的信号放大器为一级放大和锁存多功能电路，其简化了电路使得所占用的电路面积减小，使得信号放大和读取时间减少；由于增加了读取完成甄别功能，当信号放大功能完成后自动锁存输出数据，同时，产生放大完成信号Done，放大后的数据被锁存在放大器输出端，使得相应的存储模块在数据放大完成后可以关闭以节省功耗，被锁存的数据锁可以供下一级电路使用，直到外部控制信号SEAN为O伏放大器才恢复预置状态以便后面的读写操作。
[0014]本发明还提供了一种磁存储器的读取电路，包括信号放大器、可控数据电流源、可控参考电流源、第二预置器、位线限流器和参考限流器；所述可控数据电流源的输入端用于连接读取启动信号RDEN，所述可控数据电流源的电源端连接电源VDD ;所述可控参考电流源的输入端用于连接读取启动信号RDEN，所述可控参考电流源的的电源端连接电源VDD ;所述第二预置器的使能端用于连接读取启动信号RDEN，所述第二预置器的输出正端与所述可控数据电流源的输出端连接，输出负端与所述可控参考电流源的输出端连接；所述位线限流器的输入端连接至所述可控数据电流源的输出端，所述位线限流器的控制端用于连接限流控制信号CLMP，所述位线限流器的输出端用于连接待读取的磁存储器中各个位选器的输入端；所述参考限流器的输入端连接至所述可控参考电流源的输出端，所述参考限流器的控制端用于连接限流控制信号CLMP，所述参考限流器的输出端用于连接待读取的磁存储器中参选器的输入端；所述信号放大器的正相输入端In连接至所述可控数据电流源的输出端，所述信号放大器的使能端En用于连接读操作控制信号SAEN，所述信号放大器的反相输入端Inb连接至所述可控参考电流源的输出端，所述信号放大器的读取完成端Done用于输出读取完成信号，所述信号放大器的输出端用于输出读取的信号。
[0015]作为本发明的一个实施例，信号放大器包括多路开关、选择器、第一开关、完成觀别器、第一预置器、第二开关、第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6 ;所述第一晶体管Ml的一端与所述第一开关的第一输出端Cl连接，所述第一晶体管Ml的另一端与所述第二晶体管M2的控制端连接，所述第一晶体管Ml的另一端还与所述第三晶体管M3的一端连接；所述第三晶体管M3的另一端与所述多路开关的第一输出端c3连接，所述第三晶体管M3的控制端作为所述信号放大器的正相输入端IN ;所述第二晶体管M2的一端与所述第一开关的第二输出端c2连接，所述第二晶体管M2的另一端与所述第四晶体管M4的一端连接，所述第二晶体管M2的另一端还与所述第一晶体管Ml的控制端连接；所述第四晶体管M4的另一端与所述多路开关的第二输出端c4连接，所述第四晶体管M4的控制端作为所述信号放大器的反相输入端INB ;所述第五晶体管M5的一端与所述第二开关的第一输出端c5连接，所述第五晶体管M5的另一端与所述第六晶体管M6的控制端连接，所述第六晶体管M6的一端与所述第二开关的第二输出端c6连接，所述第六晶体管M6的另一端与所述第五晶体管M5的控制端连接；所述选择器的第一输入端、所述多路开关的第一控制端k2、所述第一开关的控制端kl和所述第一预置器的使能端en连接后作为所述信号放大器的信号使能端EN ;所述选择器的第二输入端、所述多路开关的第二控制端k3和所述完成甄别器的输出端ο连接后作为所述信号放大器的Done端；所述第三晶体管M3的一端、所述第五晶体管M5的另一端、所述第一预置器的输出正端ο和所述完成甄别器的第一输入端enl连接后作为信号放大器的第一输出端Dout ;所述第二晶体管M2的另一端、所述第五晶体管M6的另一端、所述第一预置器的输出负端ob和所述完成甄别器的第二输入端en2连接后作为信号放大器的第二输出端