一种存储器测试装置及一种存储器芯片测试方法
【技术领域】
[0001]本发明涉及半导体测试技术领域，尤其涉及一种存储器测试装置及一种存储器芯片测试方法。
【背景技术】
[0002]芯片(或集成电路，IC)的诞生，促使人类社会进入了数字化、信息化、智能化的缤纷时代。计算机，手机，数码相机、高清晰度数字电视、汽车电控、导航系统、医疗设各、军械器材......，芯片无处不在。在芯片向高集成度(大规模集成电路LS1、超大规模集成电路VLSI)、高速度、高性能等方向飞速发展的过程中，人类对完美芯片的追求变得越来越强烈。然而，在现实世界中，集成电路的设计、加工、制造以及生产过程中，各种各样人为、非人为因素导致错误(Error)难以避免，这些错误所造成的资源浪费、危险事故.人身伤亡等巨大代价更是难以估量。设计的漏洞、布局布线的失误、工作条件的差异、原料的纯度不足和存在缺陷以及机器设备的误操作等造成的错误，都是导致电路产生筑陷(Defect)，最终失效(Failure)的原因。为获得高品质、商可靠的芯片产品，测试(Test)成为贯穿于集成电路设计、制造、生产中的，保证芯片质量的重要环节，测试水平的高低对制造工艺进行直接反馈，并能够影响制造工艺的进步。功能测试方法的基本思想是“黑盒理论”，就是将被测芯片(DUT)看作是一个具备所需功能的“黑盒子”。在测试过程中，我们无法、也无需知道“黑盒子”内部的具体情况，只需要将一系列激励或测试向量(TestVectot)通过测试设备施加到被测芯片的输入管脚上，然后运行测试，被测芯片就会输出相应的测试响应(TestResponse)，然后根据这些实际输出的测试响应，我们就可以分析和推测“黑盒子”内部的“奥秘”了。在存储器芯片功能测试过程中，通常是在一定的工作条件下，采用自动测试设备(Automatic Test Equipment，简称ATE)，通过负载板(Device Interface Board，简称DIB)对被测存储器芯片(Device Under Test，DUT)施加相应的测试激励或测试向量，然后经过运行测试分析，从芯片输出管脚捕获相应的测试响应，将芯片实际输出的响应与预期的正确结果进行比较，以判断芯片中是否存在失效地址，失效时需要收集芯片失效单元的失效地址，便于后续进行电学失效模式分析和或者失效地址确认，以及进行具体的物性分析和根本原因查找。存储器测试仪一般配有专门的硬件存储空间(AFM:失效地址存储器)用于存储芯片的失效地址信息。传统的失效信息存储方法一般将专门的硬件存储空间与芯片地址空间一对一映射处理，请参考图1，以64M比特的闪存芯片作为DUT为例(211行*2 12列*2310)，DUT的物理大小为211行*2 15列，如果要随机存下实际芯片测试中的所有失效信息，就需要AFM使用专门的硬件存储空间虚拟出211行*2 15列这样一个地址空间来对应DUT的地址空间，如图1所示。在DUT测试过程中，不管DUT各个比特在测试后是正常的(测试Pass)，还是失效的(测试Fail)的，AFM都要在其设定的硬件存储空间的相应位置进行标识，后续进行失效分析时可以根据AFM和DUT的一一对应关系找到DUT上的失效地址。但是这种失效地址的存储方式存在以下缺陷:
[0003]1、由于需要AFM与DUT的地址——对应，这就需要AFM和DUT的容纳量相同，这使得AFM非常昂贵。
[0004]2、一般情况下，一个DUT的失效地址要远远小于其容量，而传统的失效地址存储方式，即使所测DUT只有一个比特(Bit)失效，AFM也要专门划出与DUT相等容量的空间来与DUT——对应，进行DUT所有地址的标识操作，使得AFM中有效记录信息不，AFM硬件存储空间的利用率非常低。因而也极大地影响了测试速度。
【发明内容】
[0005]本发明的目的在于提供一种存储器测试装置及一种存储器芯片测试方法，能够在存储器功能测试过程中，实现多芯片的失效信息的同时存储，提高失效地址硬件存储空间的利用率和测试速度。
[0006]为解决上述问题，本发明提出一种存储器测试装置，能对多个同类型的被测芯片进行同测，包括依次连接的算法向量发生器、数字比较器、失效地址存储器；所述算法向量发生器存放有用于存储器功能测试的测试向量信息；所述数字比较器用于将每个被测芯片的输出响应与所述测试向量的期待值相比较，来判断被测存储器芯片是否失效；所述存储器测试装置还包括触发器，所述失效地址存储器主要由相等长度的连续多个存储记录单元组成，所述触发器在数字比较器判定某个被测存芯片失效时，触发失效地址存储器将失效的被测芯片的失效比特的地址数据存储至相应的存储记录单元；所述存储记录单元存储的失效比特的地址数据包括被测芯片用于同测的标识地址和相对地址以及失效比特在被测芯片内的行列地址信息。
[0007]进一步的，所有被测芯片位于一晶圆中，所述晶圆上有存储器芯片阵列形成的多个同测接触，每个同测接触中有用于同测的多个被测芯片；被测芯片用于同测的标识地址为被测芯片所在的同测接触在所述晶圆中的标识地址，被测芯片用于同测的相对地址为所述被测芯片在其所在同测接触中的地址；存储记录单元的长度取决于同测接触的数量、存储器芯片阵列的大小以及被测芯片的容量。
[0008]进一步的，当同测接触的数量为29，每个同测接触中的同测的被测芯片数量为27，被测芯片为211行*2 12列*2 31的64M闪存时，所述存储记录单元的长度为42比特。
[0009]进一步的，所述存储器测试装置还包括管脚连接器、波形控制器、可编程数据选择器以及时序发生器；所述时序发生器模块产生主时钟信号；算法向量发生器连接时序发生器和可编程数据选择器，并根据所述主时钟信号输出测试向量至所述可编程数据选择器；可编程数据选择器连接波形控制器，并根据所述主时钟信号将每个测试向量扩展到其对应的同测测试通道中；波形控制器设置在测试通道上，通过管脚连接器连接被测芯片，并根据主时钟信号和测试向量生成被测芯片测试需要的波形，所述波形分别输出至管脚连接器和数字比较器；管脚连接器连接被测芯片所在负载板的引脚，并将所述波形作一定电压幅度调整后，输出至被测芯片。
[0010]进一步的，连续的存储记录单元按顺序被访问。
[0011]本发明还提供一种存储器芯片测试方法，包括以下步骤:
[0012]在具有失效地址存储器的存储器测试装置上连接一个被测晶圆，所述晶圆上有存储器芯片阵列形成的多个同测接触，每个同测接触中有用于同测的多个被测芯片；
[0013]所述存储器测试装置为同测的被测芯片分发相同的测试向量以进行功能测试；
[0014]所述存储器测试装置获取同测的每个被测芯片对所述测试向量的输出响应，并与所述测试向量的期待值相比较，以判断被测芯片是否失效；
[0015]—旦判定某个被测芯片失效，所述存储器测试装置过滤掉该被测芯片中通过测试的比特的地址数据，仅将失效比特的地址数据存储到所述失效地址存储器相应的存储记录单元中，所述失效地址存储器主要由相等长度的连续多个存储记录单元组成，每个存储记录单元存储的失效比特的地址数据包括被测