用于改善堆叠的存储器设备中的带宽的方法
【专利说明】
【背景技术】
[0001]近年来，存储器设备制造商已经在制造其中两个或更多个存储器设备管芯逐个上下堆叠的存储器设备，从而在降低相应存储器设备的引线长度的同时增加统一性。例如，在传统制造工艺中，这样的存储器设备可以每一个都包括第一存储器设备管芯和第二存储器设备管芯，其中第一存储器设备管芯被配置为堆叠于第二存储器设备管芯之上。第一和第二存储器设备管芯每一个都可实现为包括一个或多个存储器区块及相关联的收发机和控制/寻址逻辑的动态随机访问存储器(DRAM)。存储器设备还可每一个都包括具有特定数量的控制/寻址位的控制/寻址总线、具有特定数量的数据位的数据总线、和相对应于第一和第二存储器设备管芯每一个内的控制/寻址和数据总线的多个通道。在这样的存储器设备中，第一和第二存储器设备管芯的每一个都可对应于单独的存储器列，并且堆叠的第一和第二存储器设备管芯可以表示具有与第一和第二存储器设备管芯之一相同数量通道的双列存储器堆栈。
[0002]上述存储器设备可以每一个在包括具有存储器接口的存储器控制器的系统存储器内实现，该存储器接口具有用于分别与存储器设备的控制/寻址和数据总线接口的控制/寻址和数据总线连接。而且，数据总线可被分区以分别与第一和第二存储器设备管芯内的多个通道对接，并且控制/寻址总线可类似地被分区以分别与第一和第二存储器设备管芯内的控制/寻址逻辑对接。
【附图说明】
[0003]纳入于本说明书并构成本说明书一部分的附图解说了本文所述的一个或多个实施例，并与【具体实施方式】一起解释这些实施例。在附图中:
[0004]图1a是包括具有双列存储器堆栈的存储器设备和耦合至双列存储器堆栈的存储器控制器的系统存储器的框图；
[0005]图1b是包括在图1a的存储器设备中的双列存储器堆栈的框图；
[0006]图2a是用于增加图1a的系统存储器的数据率和带宽的示例性系统存储器的框图，根据本说明书，图2a的示例系统存储器包括具有多个堆叠的存储器设备管芯的存储器设备，以及耦合至堆叠的存储器设备管芯的存储器控制器；
[0007]图2b是包括在图2a的存储器设备中的堆叠的存储器设备管芯的框图；
[0008]图3是解说图2a的存储器设备内的堆叠的存储器设备管芯的示例性操作的时序图；
[0009]图4是包括图2a的存储器设备和存储器控制器的示例性计算机系统的框图；
[0010]图5a、5b和5c是图2b的堆叠的存储器设备管芯的示例性替换性实施例的框图；以及
[0011]图6是操作图2a的系统存储器的示例性方法的流程图。
【具体实施方式】
[0012]公开了增加包括堆叠的存储器设备管芯的系统存储器的数据率和带宽的装置和方法。系统存储器包括具有处于堆叠配置的多个存储器设备管芯的存储器设备、耦合至堆叠的存储器设备管芯的存储器控制器、和经分区的数据总线。存储器设备管芯每一个都包括一个、两个或多个存储器区块组。通过将每一个存储器设备管芯配置成通过数据通道的不同单个分区递送其全部带宽，系统存储器可以比包括堆叠的存储器设备管芯的典型系统存储器配置达到增加的数据率和带宽而无需显著地增加成本。
[0013]贯穿本说明书的详细描述，以下术语将根据下面阐述的定义来使用。术语“堆栈/堆叠”(stack)用来指存储器设备中在一次组装中来到一起的全部存储器设备管芯。术语“切片”(slice)用来指存储器设备管芯堆栈中的一个存储器管芯。术语“通道”(channel)用来指存储器接口内独立控制存储器设备的分区的一组物理上分立的连接。术语“列”(rank)用来指在存储器设备管芯堆栈内以多点方式连接到单个通道的多个切片。术语“带宽”(bandwidth)用来指最大数据传输率乘以存储器设备的总数据总线宽度。
[0014]注意，存储器设备管芯堆栈中的每一个存储器设备管芯都可以被分区成支持特定重叠活动的奇数存储器区块和偶数存储器区块。还应注意，存储器接口可以支持四个(4)、八个(8)、或任何其他适合数量的物理通道。每一个通道都可以包含独立控制存储器设备的分区所必需的所有控制、数据和时钟信号。每一个通道都可以打开不同存储器页、可以独立地定时、并可以处于不同的功率状态。物理通道也包括输入/输出(I/O)功率和接地信号。
[0015]图1a描绘了包括具有双列存储器堆栈103的存储器设备102和耦合至双列存储器堆栈103的存储器控制器104的系统存储器100。例如，系统存储器100可以被配置为符合用于宽I/O移动动态随机访问存储器(DRAM)的联合电子设备工程委员会(JEDEC)标准，即2011年12月或最新修订的JESD229宽I/O单数据率(SDR)。如图1a中所示，双列存储器堆栈103包括第一存储器设备管芯106.0和第二存储器设备管芯106.1，其中第一存储器设备管芯106.0堆叠在第二存储器设备管芯106.1之上。例如，存储器设备管芯106.0、106.1的每一个都可以实现为动态随机访问存储器(DRAM)、静态随机访问存储器(SRAM)、或任何其他适合的存储器。系统存储器100还包括具有特定数量的控制/寻址(CA)位(例如，11个CAO位+11个CAl位=22个CA位，或任何其他适合数量的CA位)的控制/寻址(CA)总线108，和具有特定数量的数据⑶位(例如64个DO位+64个Dl位=128个D位，或任何其他合适数量的D位)的数据(D)总线110。在存储器设备102中，存储器设备管芯106.0,106.1可以分别对应于单独的存储器列0、1，且处于堆叠配置的存储器设备管芯106.0,106.1可以表示双列存储器堆栈103，该双列存储器堆栈103可以具有与存储器设备管芯106.0,106.1之一相同数量的通道(例如，2个通道或者任何其他适合数量的通道)。
[0016]如图1a中还示出的，存储器控制器104具有与控制/寻址(CA)和数据⑶总线连接的存储器接口，用于分别与系统存储器100的控制/寻址(CA)和数据(D)总线108、110对接。数据⑶总线110可以被分区成两个64位数据通道DO、Dl以与双列存储器堆栈103的两个通道0、I对接，且控制/寻址(CA)总线108可以被分区成两个11位控制/寻址通道CA0、CA1以与双列存储器堆栈103内的存储器设备管芯106.0,106.1的控制/寻址逻辑对接。注意，存储器设备管芯106.0,106.1可以每一个都具有任何其他适合数量的数据和/或控制/寻址通道(具有任何其他适合数量的数据和/或控制/寻址位)。
[0017]图1b描绘了包括在图1a的存储器设备102中的双列存储器堆栈103的具体视图。如图1b中所示，双列存储器堆栈103包括处于堆叠配置的第一和第二存储器设备管芯106.0、106.10存储器设备管芯106.0可以包括两个存储器区块组112.0、114.0，其中存储器区块组112.0、114.0的每一个都可以包括四个存储器区块。在双列存储器堆栈103内，存储器区块组112.0耦合至11位控制/寻址通道CA0，且存储器区块组114.0耦合至11位控制/寻址通道CAl。存储器设备管芯106.0还包括两个收发机116.0、118.0，分别用于将存储器区块组112.0、114.0耦合至64位数据通道DO、D1。
[0018]存储器设备管芯106.1可以类似地包括两个存储器区块组112.1,114.1，其中存储器区块组112.1、114.1的每一个都可以包括四个存储器区块。在双列存储器堆栈103内，存储器区块组112.1耦合至11位控制/寻址通道CAl，且存储器区块组114.1耦合至11位控制/寻址通道CA0。存储器设备管芯106.1还包括两个收发机116.1,118.1，分别用于将存储器区块组112.1,114.1耦合至64位数据通道D1、D0。
[0019]因此，通过使用两对收发机116.0、118.0和116.1,118.1，在点到两点(P22P)配置中，系统存储器110的双列存储器堆栈103内的相应存储器设备管芯106.0,106.1可以通过64位数据通道DO、Dl接收由存储器控制器104提供的数据，以及将数据驱动到64位数据通道D0、D1上。在一个实施例中，由于其固有的列到列周转开销，存储器设备管芯106.0、106.1的此类P22P配置可以伴随经降低的存储器通道利用率而通过两个64位数据通道DO、Dl递送多达68千兆(GB)每秒(sec)的峰值带宽。
[0020]图2a根据本说明书描绘了用于增加图1a的系统存储器100的数据率和带宽的示例性系统存储器200。如图2a中所示，系统存储器200包括具有处于堆叠配置的多个存储器设备管芯206.0,206.1的存储器设备202，和耦合至堆叠的存储器设备管芯206.0,206.1的存储器控制器204。例如，存储器设备管芯206.0,206.1的每一个都可以实现为动态随机访问存储器(DRAM)、静态随机访问存储器(SRAM)、或任何其他适合的存储器。系统存储器200还包括具有特定数量的控制/寻址(CA)位(例如，11个CAO位+11个CAl位=22个CA位，或任何其他适合数量的CA位)的控制/寻址(CA)总线208，和具有特定数量的数据(D)位(例如64个DO位+64个Dl位=128个D位，或任何其他适合数量的D位)的数据
(D)总线 210。
[0021]如图2a中还示出的，存储器控制器204具有与控制/寻址(CA)和数据⑶总线连接的存储器接口，用于分别与系统存储器200的控制/寻址(CA)和数据(D)总线208、210对接。数据(D)总线210可以被分区成两个64位数据通道DO、Dl以与堆叠的存储器设备管芯206.0、206.1的两个通道0、I对接，且控制/寻址(CA)总线108可以