基于FPGA的NOR Flash抗辐照性能测试系统的制作方法
【技术领域】
[0001 ] 本发明属于空间福射效应及加固领域，涉及一种基于FPGA的NOR Flash抗福照性能测试系统，通过对NOR Flash抗辐照性能的地面模拟测试，可获得辐照环境下NOR Flash发生错误的几率数据。
【背景技术】
[0002]集成电路测试是集成电路产业链中重要的构成部分，应用于集成电路的生产的整个过程，在保证产品性能、质量上具有不可替代的作用。
[0003]作为集成电路产品中的一个主要门类，NOR Flash是一种可擦除、并具备重复编程能力的存储器，具有大容量、掉电非易失性、重量轻、体积小、抗震性好、低功耗等优点，越来越适应各个存储领域的实际需求。NOR Flash独特的结构与擦写机制，其物理缺陷抽象为功能故障时与传统的静态随机存取存储器SRAM或动态随机存取存储器DRAM故障不尽相同。因此，NOR Flash的测试不同于常见的专用集成电路，在存储器测试领域，NOR Flash也有自己的独特的测试机制和方法。
[0004]NOR Flash存储器根据其内部结构的不同分为NOR Flash和NAND Flash，相比于NAND Flash, NOR Flash具有读取速度快、功耗低、芯片地址线引脚独立、掉电不丢失数据、芯片内执行技术(XIP)等特性，近年来NOR Flash存储器在空间领域获得广泛应用。
[0005]空间环境中的高能带电粒子能诱发NOR Flash器件发生单粒子效应或者总剂量效应，使之产生逻辑错误及功能异常的现象，给航天器载荷在轨效能发挥及航天器在轨生命周期带来一定的影响。因此，NOR Flash的抗福照性能已得到该领域高度重视。NOR Flash的结构和操作都比较复杂。NOR Flash器件是由64?128KB的块构成，而大多数操作需要先进行擦除操作。NOR Flash的擦除操作是按块进行的，所以每次擦除操作的存储空间是64 ?128KB。
[0006]基于NOR Flash的特性以及其在保证航天器在轨飞行质量的重要性，NOR Flash器件的抗辐照性能越来越受航天设计师的关注。现有NOR Flash的抗辐照性能参数的测试系统主要有两种:第一是通用的NOR Flash测试系统，第二是专用的NOR Flash测试系统。
[0007]通用的NOR Flash测试系统，由于辐照试验中发生错误的存储单元具有随机性，实验基本都需要进行全片覆盖式进行并且擦除操作的时间比较长，使得准确判断和检测到器件发生单粒子效应和总剂量效应的测试难度较大，另外，辐照对NOR Flash在工作状态和非工作状态都会产生影响，现有通用的NOR Flash测试系统的代价较高。另外，测试实验要在模拟辐照环境中进行，辐照对电子测试设备也有影响，测试系统除了待测NOR Flash暴露在辐照环境中外，其他辅助测试电子设备也必须进行抗辐照屏蔽。考虑到对现有通用大型系统的辐照屏蔽不易做到，现存的通用测试系统难以完成NOR Flash抗辐照性能测试实验。
[0008]专用的NOR Flash测试系统，主要是根据辐照的测试环境和测试需求开发的测试系统，包括上位机和下位机，上位机用于生成控制指令和记录测试结果，下位机采用常见的MCU主控芯片，为串行器件，用于产生固定的测试图形，每次测试的芯片数仅为一片，且上位机与下位机之间的传输总线多采用USB总线或者RS232总线，RS232的传输带宽为20K左右，传输距离15米左右，USB最大带宽为5G，但是传输距离只有5米。由于测试是在代价较高的模拟辐照环境下进行的，需要测试过程尽可能的短，同时RS232的传输速率难以匹配高速的NOR Flash操作速率和PC的速率，现有的专用NOR Flash测试系统因测试效率低难以实现；由于上位机和下位机之间的距离较近，在测试过程中上位机及测试人员会受到下位机端辐照的威胁。
【发明内容】
[0009]为了克服上述现有技术存在的缺陷，本发明提出了一种基于FPGA的NOR Flash抗辐照性能测试系统，用于解决现有测试系统测试效率低及因为上位机和下位机之间的距离近造成的安全性差的技术问题。
[0010]为实现上述目的，本发明采取的技术方案为:
[0011 ] 基于FPGA的NOR Flash抗辐照性能测试系统，包括上位机1和下位机2 ；上位机1和下位机2之间通过千兆以太网连接；上位机1用于发出操作指令、统计测试结果数据及显示测试工作状态；下位机2包括千兆以太网芯片21、FPGA控制模块22、晶体振荡器23和程序配置端口 24;其中，
[0012]千兆以太网芯片21，用于实现上位机1和下位机2之间千兆以太网通信的物理层数据收发；
[0013]FPGA控制模块22包括以太网通信模块221、指令解析模块222、片选信号模块223、地址总线驱动模块224、控制总线驱动模块225、读数据缓存模块226和连接端口 227 ;所述以太网通信模块221用于完成千兆以太网的网络协议；指令解析模块222用于解析通过千兆以太网收到的上位机指令；片选信号模块223用于生成待测的NOR Flash的片选使能信号；地址总线驱动模块224用于生成选出的待测NOR Flash的地址信号；控制总线驱动模块225用于生成选出的待测NOR Flash的控制信号；读数据缓存模块226用于对读取的选出的待测NOR Flash的数据进行缓存；连接端口 227，用于实现FPGA控制模块22与不同数量待测NOR Flash的连接；
[0014]晶体振荡器23，用于提供FPGA控制模块22工作的时钟信号；
[0015]程序配置端口 24，用于对FPGA控制模块22进行程序配置。
[0016]上述基于FPGA的NOR Flash抗辐照性能测试系统，上位机发出的操作指令包括用户自定义测试模式指令，该指令由用户在上位机录入并发送给FPGA控制模块，生成对待测NOR Flash的擦操作时序，或写操作时序，或读操作时序，或由擦操作、写操作、读操作任意组合而成的不同时序。
[0017]上述基于FPGA的NOR Flash抗辐照性能测试系统，用户自定义测试模式指令包括帧开始指令和第二指令，其中，第二指令由六个字节构成，包含待测NOR Flash的ID、操作指令类型、指令序列、NOR Flash块ID、试验次数和写入数据信息。
[0018]上述基于FPGA的NOR Flash抗辐照性能测试系统，写操作的写默认数据为0x55H。
[0019]上述基于FPGA的NOR Flash抗辐照性能测试系统，用自定义测试模式指令包括定位指令，该定位指令通过片选使能信号模块对待测NOR Flash的测试数量进行选择。
[0020]上述基于FPGA的NOR Flash抗辐照性能测试系统，测试数量可以为一片或者多片。
[0021]上述基于FPGA的NOR Flash抗辐照性能测试系统，测试数量为多片时，读操作是对不同数量的NOR Flash读数据缓存模块进行轮询读取。
[0022]本发明与现有技术相比，具有以下优点:
[0023]1、本发明由于采用FPGA作为下位机的控制模块，能够单次测一片或者多片，与现有技术每次仅能测试一片相比，有效地提高了测试效率。
[0024]2、本发明由于上位机和下位机之间的数据传输媒介采用千兆以太网，传输的理想带宽达到1000M，数据传输速率快，进一步地提高了测试效率；同时，在保证数据传输准确性的前提下，传输距离基于不同的物理介质可以最大达到几十千米，可以实现上下位机之间测试指令和测试数据的高速和准确传输，能够拉远测试系统上位机和下位机的距离，保证了上位机和测试人员不受下位机端的辐照影响，安全性较好。
[0025]3、本发明由于采用了用户自定义模式，可以让用户根据自己想要的测试需求来编辑自己的测试指令进行实验，起到了用户自行升级的作用，与现有技术测试图形固定相比，具有测试模式灵活的优点。
【附图说明】
[0026]图1为本发明的系统结构示意图；
[0027]图2为本发明的连接端口与待测NOR Flash连接方式示意图；
[0028]图3为本发明的工作流程图；
[0029]图4为本发明的上位机控制指令帧的结构示意图；
[0030]图5为本发明系统工作时状态应答帧的结构示意图；
[0031]图6为本发明系统工作时数据应答帧的结构示意图。
【具体实施方式】
[0032]下面结合附图和具体实施例，对本发明的作进一步详细说明:
[0033]参照图1，本发明包括通过千兆以太网连接的上位机1和下位机2 ;上位机1包括初始化系统指令按钮、基本指令按钮、测试指令按钮、系统连接指示灯、测试状态显示灯，用于发出操作指令、统计测试结果数据及显示测试工作状态；下位机2包括千兆以太网芯片21、FPGA控制模块22、晶体振荡器23和程序配置端口 24 ;其中，
[0034]千兆以太网芯片21采用Marvell公司的88E1111芯片，位于下位机的最前端，和上位机通过RJ45接口相连，用于实现上位机1和下位机2之间千兆以太网通信的物理层数据收发。
[0035]FPGA 控制模块 22 采用 Xi 1 inx 公司的 500 管脚的 Kintex-7XC7325T_2FFG900CFPGA，控制模块包括以太网通信模块221，这里主要和88E1111芯片相连，共同完成千兆以太网的物理层、数据链路层、网络层和传输层协议，即完成对千兆以太网数据帧的收发；指令解析模块222和以太网通信模块221相连，用以完成对接收到的上位机的指令的解析；片选信号模块223前端和指令解析模块222相连，后端和连接端口 227的片选信号输入端相连，用于根据指令解析模块222的解析结果产生待测NOR Flash的片选使能信号；地址总线驱动模块224前端和指令解析模块222相连，后端和连接端口 227地址信号输入端相连，用于根据指令解析模块222的解析结果产生待测NOR Flash的地址信号；控制总线驱动模块225前端和指令解析模块222相连，后端和连接端口 227的控制信号输入端相连，用于根据指令解析模块222的解析结果产生待测NOR Flash的控制信号；读数据缓存模块226前端和指