记忆体驱动电路的制作方法
【技术领域】
[0001]本发明是关于一种记忆体的驱动电路，特别是关于一种用以写入一种忆阻性记忆体的驱动电路。
【背景技术】
[0002]现有的记忆体技术，如动态随机存取记忆体(DRAM)以及静态随机存取记忆体(SRAM)等等的发展渐趋成熟，快速面临到尺度上的物理极限。因此，发展新的记忆体技术以符合未来记忆体应用为目前相关领域重要的研发课题，其中忆阻性记忆体包含相变化记忆体(Phase change memory, PCM)、电阻式记忆体(Resistive Memory, RRAM)及磁阻性记忆体(Magnetoresistive memory, MRAM)，其存储数据的物理机制不同，但判读“ 1 ”或“0”的数据是以记忆元件外显的电阻值大小来区分。其中相变化记忆体可通过本身材料的晶相变化改变元件电阻值，以电阻值的变化储存信息，当记忆元件中的材料为结晶态时，其呈现低电阻值，反之，当为非结晶态时，其呈现高电阻值。
[0003]然而，忆阻性记忆体须透过相应的驱动电流以执行设置写入(SET)或重置写入(RESET)的操作，因此，如何能在设计出适用于忆阻性记忆体的驱动电路，实属当前重要研发课题之一，亦成为当前相关领域极需改进的目标。
【发明内容】
[0004]为了解决上述的问题，本发明的一方面为一记忆体驱动电路，包含可编程电流源、参考电压产生单元及电压比较单元。可编程电流源用以产生第一电流与第二电流，第二电流驱动记忆单元且在记忆单元的电流输入端产生元件电压，第二电流的大小与第一电流11呈固定比例关系。参考电压产生单元，具有一参考电压端以输出一晶体电压。电压比较单元，具有第一电压输入端、第二电压输入端及比较输出端；参考电压端电性连接第一电压输入端，记忆单元的电流输入端电性连接第二电压输入端，比较输出端电性耦接可编程电流源。电压比较单元比较晶体电压与元件电压的大小，由比较输出端输出第一控制信号控制可编程电流源，以调整第一电流与第二电流的大小。
[0005]为了解决上述的问题，本发明的一方面为一记忆体驱动电路，包含可编程电流源、参考电压产生单元及电压比较单元。可编程电流源用以产生第一电流与第二电流，第二电流驱动记忆单元且在记忆单元的电流输入端产生元件电压，第二电流的大小与第一电流呈固定比例关系。参考电压产生单元，具有一参考电压端以输出一晶体电压。电压比较单元，具有第一电压输入端、第二电压输入端及比较输出端；参考电压端电性连接第一电压输入端，记忆单元的电流输入端电性连接第二电压输入端，比较输出端电性耦接可编程电流源。电压比较单元比较晶体电压与元件电压的大小，由比较输出端输出第一控制信号控制可编程电流源，以调整第一电流与第二电流的大小。
[0006]在本发明一实施例中，电压比较单元包含运算放大器、D型正反器(D-Type FlipFlop)单元、逻辑电路单元。运算放大器具有第一端、第二端及放大器输出端，第一端连接第一电压输入端，第二端连接第二电压输入端。D型正反器单元具有数据输入端，数据输出端与一时脉输入端，放大器输出端电性连接数据输入端，运算放大器比较晶体电压与元件电压的大小，由放大器输出端输出一第二控制信号至数据输入端，D型正反器在每个时脉周期取样第二控制信号的电位，转成一逻辑数值输出至数据输出端。逻辑电路单元，具有逻辑输入端与逻辑输出端，数据输出端电性连接逻辑输入端，逻辑输出端电性连接至比较输出端，逻辑电路单元运算逻辑数值后，送出第一控制信号至比较输出端。
[0007]在本发明一实施例中，电压比较单元的比较输出端电性连接至参考电压产生单元，使第一控制信号控制参考电压产生单元，以调整晶体电压大小。
[0008]在本发明一实施例中，电压比较单元的比较输出端电性连接至参考电压产生单元，使第一控制信号控制参考电压产生单元，以调整晶体电压的大小。
[0009]在本发明一实施例中，固定比例关系指第二电流12的大小为第一电流II的N倍或1/N倍，其中N为正整数。
[0010]在本发明一实施例中，参考电压产生单元的电源为定电压源或定电流源。
[0011 ] 在本发明一实施例中，D型正反器单元包含多个D型正反器，D型正反器串接，且共用同一时脉。
[0012]在本发明一实施例中，可编程电流源包含暂存器与可编程参考电流单元。暂存器储存时脉周期所取得的第一控制信号，并设定可编程参考电流单元的电流大小，以产生第一电流。
[0013]在本发明一实施例中，参考电压产生单元包含暂存器，以储存时脉周期所取得的第一控制信号，并调整晶体电压的值。
[0014]综上所述，本发明透过可编程电流源、参考电压产生单元及电压比较单元，可判断设置写入(SET)电流脉冲的结束时点，并采取相应的电流模式，以设定忆阻性记忆体的电阻值。缩短已知设置写入电流脉冲时间过久的问题。通过上述技术方案，可达到相当的技术进步，并具有产业上的广泛利用价值。
【附图说明】
[0015]图1为一种已知忆阻性记忆体驱动电路的示意图；
[0016]图2为忆阻性记忆体做重置写入(REST)或设置写入(SET)的电流脉冲图；
[0017]图3为根据本发明一实施例所绘示的记忆体驱动电路的示意图；
[0018]图4为根据本发明一实施例所绘示的记忆体驱动电路的示意图；
[0019]图5为根据本发明一实施例所绘示的记忆体驱动电路的示意图；
[0020]图6为根据本发明一实施例所绘示的记忆体驱动电路的示意图；
[0021]图7(a)根据本发明一实施例所绘示可编程电流源的内部电路示意图；
[0022]图7(b)根据本发明一实施例所绘示参考电压产生单元内部电路示意图。
【具体实施方式】
[0023]下文是举实施例配合所附附图作详细说明，以更好地理解本案的态样，但所提供的实施例并非用以限制本发明所涵盖的范围，而结构操作的描述非用以限制其执行的顺序，任何由元件重新组合的结构，所产生具有均等功效的装置，皆为本发明所涵盖的范围。此外，根据业界的标准及惯常做法，附图仅以辅助说明为目的，并未依照原尺寸作图，实际上各种特征的尺寸可任意地增加或减少以便于说明。下述说明中相同元件将以相同的符号标示来进行说明以便于理解。
[0024]在全篇说明书与权利要求书所使用的用词(terms)，除有特别注明外，通常具有每个用词使用在此领域中、在此揭露的内容中与特殊内容中的平常意义。某些用以描述本发明的用词将于下或在此说明书的别处讨论，以提供本领域技术人员在有关本发明的描述上额外的引导。
[0025]此外，在本文中所使用的用词“包含”、“包括”、“具有”、“含有”等等，均为开放性的用语，即意指“包含但不限于”。此外，本文中所使用的“及/或”，包含相关列举项目中一或多个项目的任意一个以及其所有组合。
[0026]于本文中，当一元件被称为“连接”或“耦接”时，可指“电性连接”或“电性耦接”。“连接”或“耦接”亦可用以表示二或多个元件间相互搭配操作或互动。此外，虽然本文中使用“第一”、“第二”、…等用语描述不同元件，该用语仅是用以区别以相同技术用语描述的元件或操作。除非上下文清楚指明，否则该用语并非特别指称或暗示次序或顺位，亦非用以限定本发明。
[0027]请参考图1。图1为一种已知的忆阻性记忆体驱动电路100的示意图。以相变化记忆体(PCM)为例，如图中1所示，记忆体驱动电路100用以提供驱动电流lout至记忆单元(memory cell) 160。记忆单元 160 包含一可编程电阻(programmable resistor)R1 与晶体管T1，组成一个晶体管与一个电阻(1T1R)的基本结构。在某些实施例中记忆单元160可由一个R1 —个二极管(d1de)组成(1D1R)，或由一个R1与多个并联的晶体管或二极管组成(xDIR ；xT1R)。记忆单元160可通过外加的驱动电流lout来改变电阻R1的电阻值，以执行重置写入(RESET)与设置写入(SET)的动作，根据电阻R1高电阻或低电阻的