电阻可变型存储器及其写入方法【
技术领域：
】[0001]本发明关于一种利用可变电阻元件的电阻可变型存储器（variableresistancememory)，尤其是关于一种电阻可变型存储器的重设（reset)及设置（set)的写入。【
背景技术：
】[0002]非易失性存储器具有存入的数据在断电后也不会消失的优点，因此是许多电器产品维持正常操作所必备的存储元件。目前，电阻可变型存储器是业界积极发展的一种非易失性存储器，其具有写入操作电压低、写入抹除时间短、记忆时间长、非破坏性读取、多状态记忆、结构简单以及所需面积小等优点，在未来个人计算机和电子设备上极具应用潜力。[0003]图1是表示以往的电阻可变型存储器的存储器阵列（memoryarray)的典型构成的电路图。一个存储元件包含可变电阻元件及与该可变电阻元件串联连接的选择用晶体管。mXn(m、η为大于等于1的整数）个存储元件形成为二维阵列状，字线（wordline)WL连接于选择用晶体管的栅极（gate)，选择用晶体管的其中一电极连接于可变电阻元件的其中一电极，另一电极连接于源极线（sourceline)SL。可变电阻元件的另一电极连接于位线(bitline)BL〇[0004]可变电阻元件包含一金属氧化物（例如氧化铪（HfOx))的薄膜，其可根据所施加的脉冲电压的大小及极性将电阻值可逆且非易失地设定为低电阻状态或高电阻状态。将可变电阻元件设定（写入）为高电阻状态的情况称为设置（SET)，而设定（写入）为低电阻状态的情况称为重设（RESET)。[0005]存储元件可通过选择字线WL、位线BL及源极线SL，而以比特单位进行存取。例如，在对胞单元（cellunit)Mll进行写入的情况下，可通过字线WLl使晶体管接通，并对位线BL1、源极线SLl施加与设置或重设对应的电压，以将可变电阻元件设定为设置或重设。而在进行胞单元Mll的读出的情况下，可通过字线WLl使晶体管接通，并对位线BL1、源极线SLl施加用于读出的电压，以在位线BLl显现与可变电阻元件的设置或重设对应的电压或电流，并通过感测电路来检测该电压或电流。[0006][【
背景技术：
】文献][0007][专利文献][0008][专利文献1]日本专利特开2012-64286号公报[0009][专利文献2]日本专利特开2008-41704号公报[0010]作为初始设定，一般必须对可变电阻元件进行一成型（forming)步骤。通常，成型是通过对可变电阻元件中的金属氧化物薄膜施加比对可变电阻元件进行写入时略大的电压Vf而实施，并且，施加电压时流经薄膜的电流的方向会决定设置及重设的极性。成型一般是在电阻可变型存储器出厂之前进行的。[0011]在图2⑷中表示成型的一例。例如，对位线BL施加4V，对源极线SL施加OV作为成型电压，对字线WL施加选择用晶体管T接通所需的电压6V。由此，在可变电阻元件R中，电流从位线BL流向源极线SL，而进行成型。当进行成型时，可变电阻元件R为高电阻状ο[0012]在重设可变电阻元件R即设为低电阻状态时，如图2(B)所示，例如，对位线BL施加0V，对源极线SL施加2V，对字线WL施加4V。由此，在可变电阻元件R中，电流从源极线SL流向位线BL，而对可变电阻元件R设定重设。当设置可变电阻元件R时，如图2(C)所示，例如，对位线BL施加2V，对源极线SL施加0V，对字线WL施加4V。由此，在可变电阻元件R中，电流从位线BL流向源极线SL，而对可变电阻元件R设定设置。这样，当使可变电阻元件R重设时，施加SL>BL的偏压（bias)电压，当使可变电阻元件R设置时，施加SL<BL的偏压电压。[0013]然而，当使可变电阻元件重设时，也就是说，当在可变电阻元件R的电极间生成丝状导电路径时，由于丝状导电路径不一定会稳定而重复的生成，因此经重设的可变电阻元件可能会产生尾比特（tailbit)的情形，亦即，该可变电阻元件重设时所流通的电流大于正常的可变电阻元件。[0014]图3表示经重设的可变电阻元件的电流分布特性的曲线图，图中所示的曲线分别为包括7nm及5nm的金属氧化物的可变电阻元件。此处，将经重设的可变电阻元件中流通大于1μA以上的电流的点视为尾比特。一般而言，经重设的可变电阻元件整体中约有3〇属正常的可变电阻元件，而在剩余的约〇.3%中则会出现具有尾比特的可变电阻元件。在具有尾比特的可变电阻元件中，由于其流通的电流较大，会使得元件的劣化变快，容易引起故障。进而，即便想要设置这种可变电阻元件，也存在利用通常的偏压电压无法正常地设置的情况。因此，期望能抑制尾比特的产生。【
发明内容】[0015]本发明解决所述以往的问题，其目的在于提供一种能够进行可靠性高的设置及重设的写入的电阻可变型存储器。[0016]本发明的电阻可变型存储器包括：存储器阵列，包含将可逆性且非易失性的可变电阻元件与选择用晶体管串联连接在位线与源极线之间而成的存储元件；行选择部，选择行方向的选择用晶体管；列选择部，选择列方向的可变电阻元件；及控制部，控制可变电阻元件的写入；且所述控制部对所选择的位线及源极线施加用来重设可变电阻元件的偏压电压，且对由所述行选择部选择的选择用晶体管的栅极施加电压逐渐增加的脉冲。[0017]优选为所述脉冲是斜坡波形的脉冲。优选为所述脉冲是电压逐渐变大的多个脉冲串。优选为所述控制部包含检验经重设的可变电阻元件是否合格的验证（verify)部，对由所述验证部判定为不合格的可变电阻元件进而施加所述脉冲。优选为所述验证部以字线为单位执行所选择的字线内的多个经重设的可变电阻元件各自的验证。优选为所述验证部以字线为单位执行所选择的字线内的多个经重设及设置的可变电阻元件各自的验证。[0018]本发明的写入方法是在包含存储器阵列的电阻可变型存储器中进行，所述存储器阵列包含将可逆性且非易失性的可变电阻元件与选择用晶体管串联连接在位线与源极线之间而成的存储元件，且对所选择的位线及源极线施加用来重设可变电阻元件的偏压电压，且对所选择的选择用晶体管的栅极施加电压逐渐变大的脉冲。[0019][发明的效果][0020]根据本发明，当重设可变电阻元件时，对选择用晶体管的栅极施加电压逐渐变大的脉冲，因此，可抑制电流瞬间流向可变电阻元件，以防止经重设的可变电阻元件中流通过剩的电流。通过抑制经重设的可变电阻元件的过剩电流，可抑制可变电阻元件劣化的速度，而且使可变电阻元件的设置变得容易。【附图说明】[0021]图1是表示熟知的电阻可变型存储器的阵列构成的图。[0022]图2(A)是成型时的偏压电压的例子，图2(B)是重设时的偏压电压的例子，图2(C)是设置时的偏压电压的例子。[0023]图3是表示具有尾比特的可变电阻元件的一例的曲线图。[0024]图4是表示本发明一实施例的电阻可变型存储器的方块图。[0025]图5是表示本实施例的存储元件的构成的图。[0026]图6㈧表示以往在重设时施加至选择用晶体管的栅极的脉冲的波形，图6(B)、图6(C)表示本实施例的在重设时施加至选择用晶体管的栅极的脉冲的波形。[0027]图7是表示本发明的实施例的电阻可变型存储器的重设、设置及读出时的各偏压电压的一例的表格（table)。[0028]图8(A)、图8(B)是表示本发明的实施例的重设时的各部的电压波形例的图。[0029]图9是表示本发明的实施例的读出时的各部的动作波形例的图。[0030]图10是表示本发明的实施例的重设多个可变电阻元件时的验证的流程（flow)。[0031]图11是表示本发明的实施例的设置多个可变电阻元件时的验证的流程。[0032]图12(A)、图12⑶是表示本发明的实施例的存储元件的其他构成例的图。