存储器系统、存储器接口连接装置及其接口连接方法
【专利说明】存储器系统、存储器接口连接装置及其接口连接方法
[0001]本申请要求于2014年5月28日提交的第10-2014-0064569号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
[0002]本发明构思的示例性实施例涉及存储器接口连接方法和存储器接口连接装置，更具体地讲，涉及一种存储器系统、一种存储器接口连接装置和一种在该存储器系统中执行的接口连接方法。
【背景技术】
[0003]存储器系统利用接口装置以在存储器装置和存储器控制器之间进行通信。可以使用多个物理来增加由一个存储器控制器可控的存储器芯片的数量。然而，当存储器系统使用多个物理通道时，存储器控制器的I/O端口的数量增多，并且传输速率可能降低。
【发明内容】
[0004]本发明构思的示例性实施例提供了一种在存储器系统中执行的接口连接方法，以通过利用针对一个物理通道的输入/输出(I/O)端口来产生利用多个通道的效果。
[0005]本发明构思的示例性实施例还提供了一种通过利用关于一个物理通道的I/O端口而产生利用多个通道的效果的存储器接口。
[0006]本发明构思的示例性实施例还提供了一种能够提高数据传输速率的存储器系统。
[0007]根据本发明构思的示例性实施例，一种在存储器系统中使存储器控制器和存储器装置接口连接的方法包括:利用时分多路复用(TDM)通信处理在存储器控制器和存储器装置之间传输控制信号；利用串行化/解串行化(SERDES)通信处理在存储器控制器和存储器装置之间传输数据。经由连接到存储器控制器的物理通道和与该物理通道对应的连接到存储气装置的多个虚拟通道执行数据的传输。
[0008]在示例性实施例中，传输控制信号的步骤包括:传输第一信号和第二信号，所述第一信号包括通道信息，所述第二信号包括芯片使能信息。通道信息指定所述多个虚拟通道中的将要传输数据的通道。
[0009]在示例性实施例中，传输控制信号的步骤包括:基于从存储器控制器经由物理通道接收到的控制信号，产生并传输针对所述多个虚拟通道中的每个虚拟通道的控制信号。
[0010]在示例性实施例中，传输数据的步骤包括:将从存储器控制器接收到的串行数据转换成并行数据；将并行数据输出到与所述多个虚拟通道对应的数据输入/输出(I/o)端
□ο
[0011]在示例性实施例中，传输数据的步骤包括:将从存储器装置接收到的并行数据转换成串行数据；将串行数据输出到与物理通道对应的数据输入/输出(I/o)端口。
[0012]在示例性实施例中，传输控制信号的步骤包括:基于从存储器控制器经由物理通道接收到的控制信号，产生多个控制信号。所述多个控制信号分别对应于所述多个虚拟通道。
[0013]在示例性实施例中，输控制信号的步骤包括:基于从存储器控制器经由物理通道输出的关于通道信息的第一控制信号、关于芯片使能信息的第二控制信号以及关于芯片使能时序信息的第三控制信号来产生多个芯片使能信号。所述多个芯片使能信号分别对应于所述多个虚拟通道。
[0014]在示例性实施例中，传输控制信号的步骤包括:基于从存储器控制器经由物理通道输出的关于通道信息的控制信号和命令锁存使能信号，来产生多个命令锁存使能信号。所述多个命令锁存使能信号分别对应于所述多个虚拟通道。
[0015]在示例性实施例中，传输控制信号的步骤包括:基于从存储器控制器经由物理通道输出的涉及关于通道信息的控制信号和地址锁存使能信号，来产生多个地址锁存使能信号和地址信息。所述多个地址锁存使能信号分别对应于所述多个虚拟通道。
[0016]在示例性实施例中，传输控制信号的步骤包括:基于从存储器控制器经由物理通道输出的关于通道信息的控制信号、写入数据选通信号，来产生与所述多个虚拟通道分别对应的多个数据选通信号。
[0017]在示例性实施例中，传输控制信号的步骤包括:基于从存储器控制器经由物理通道输出的关于通道信息的控制信号和读取使能信号，经由与所述多个虚拟通道对应的多个数据输入/输出(I/O)端口接收从存储器装置读取的作为并行数据的数据；将经由所述多个I/o端口接收到的并行数据转换成串行数据，并将串行数据输出到物理通道的数据I/O端口。
[0018]在示例性实施例中，所述方法还包括:将物理通道的通信速度设置成所述多个虚拟通道的通信速度的至少两倍。
[0019]在示例性实施例中，传输数据的步骤包括:响应于分配给所述多个虚拟通道中的每个虚拟通道的物理通道的数据I/O端口的数量为至少两个，将从分配给同一虚拟通道的物理通道的数据I/O端口中的每个I/O端口输出的串行数据转换成并行数据并通过组合这些并行数据来生成第三并行数据；将第三并行数据输出至分配给所述虚拟通道的数据I/o端口。
[0020]在示例性实施例中，所述方法还包括:响应于分配给所述多个虚拟通道中的每个虚拟通道的物理通道的数据I/O端口的数量为至少两个，将从存储器装置经由同一虚拟通道接收到的并行数据划分成与分配给所述虚拟通道的数据输入/输出端口分别对应的多组并行数据；将每个组的并行数据转换成串行数据；将从每个组的并行数据转换的串行数据输出至分配给所述同一虚拟通道的物理通道的数据I/o端口中的对应的数据I/O端口。
[0021]根据本发明构思的示例性实施例，一种存储器接口装置包括:时分多路复用(TDM)接口，配置成利用TDM通信处理在存储器控制器和存储器装置之间收发多个控制信号；串行化/解串行化(SERDES)接口，配置成基于利用TDM通信处理进行通信的所述多个控制信号，将从存储器装置输入的第一并行数据转换成第一串行数据并将第一串行数据输出至存储器控制器，或者将从存储器控制器输入的第二串行数据转换成第二并行数据并将第二并行数据输出至存储器装置。
[0022]在示例性实施例中，TDM接口被配置成将所述多个控制信号中的控制信号输出至多个虚拟通道中的每个虚拟通道。
[0023]在示例性实施例中，SERDES接口被配置成将存储器控制器和所述存储器接口连接装置之间连接的单个物理通道中的N个数据输入/输出(I/O)端口划分成Μ组数据I/O端口，并将所述Μ组数据I/O端口中的每个数据I/O端口分配给虚拟通道中的对应虚拟通道的数据I/O端口。Ν是大于或等于2的整数，Μ < Ν，并且Μ个虚拟通道连接在存储器装置和所述存储器接口连接装置之间。
[0024]在示例性实施例中，SERDES接口被配置成，响应于分配给所述多个虚拟通道中的每个虚拟通道的物理通道的数据I/O端口的数量为至少两个，将从物理通道的分配给同一虚拟通道的数据I/O端口中的每个数据I/O端口输出的串行数据转换成并行数据并组合这些并行数据来生成第三并行数据，并将第三并行数据输出至所述虚拟通道的数据I/O端
□ο
[0025]在示例性实施例中，SERDES接口被配置成，响应于分配给所述多个虚拟通道中的每个虚拟通道的物理通道的数据I/O端口的数量为至少两个，将经由同一虚拟通道接收到的第三并行数据划分成与分配给所述虚拟通道的物理通道的数据I/O端口分别对应的多组的并行数据，将每组的并行数据转换成串行数据，并且将从每组的并行数据转换的串行数据输出至分配给所述虚拟通道的物理通道的数据I/O端口中的对应的数据I/O端口。
[0026]在示例性实施例中，存储器控制器和TDM接口被配置成经由第一信号端口、第二信号端口、第三信号端口、读取数据选通信号端口、写入数据选通信号端口、命令锁存使能信号端口、地址使能信号端口、写入使能信号端口和读取使能信号端口来收发所述多个控制信号，其中，通过第一信号端口来对关于物理通道的通道信息进行通信，通过第二信号端口来对芯片使能信息进行通信，通过第三信号端口来对芯片使能时序信息进行通信。
[0027]在示例性实施例中，TDM接口和存储器装置被配置成经由芯片使能信号端口、命令锁存使能信号端口、地址使能信号端口、写入使能信号端口、读取使能信号端口和数据选通信号端口来收发所述多种控制信号。
[0028]根据本发明构思的示例性实施例，一种存储器系统包括:存储器控制器，被配置成输入和输出多个控制信号和数据；存储器装置，被配置成基于控制信号而执行数据读取操作和数据写入操作；接口连接装置，被配置成经由物理通道与存储器控制器通信，并且经由与物理通道对应的多个虚拟通道与存储器装置通信。接口连接装置被配置成利用时分多路复用(TDM)通信处理来发送所述多个控制信号，并利用串行化/解串行化(SERDES)通信处理来发送数据。
[0029]在示例性实施例中，接口装置被配置成对经由连接到存储器控制器的物理通道输入的所述多个控制信号执行TDM，并针对所述多个虚拟通道中的每个虚拟通道输出所述多个控制信号。
[0030]在示例性实施例中，接口装置被配置成将从存储器控制器输出的第一串行数据转换成第一并行数据并将第一并行数据传输至存储器装置，将从存储器装置输出的第二并行数据转换成第二串行数据并将第二串行数据传输至存储器控制器。
[0031 ] 在示例性实施例中，所述存储器系统还包括:频率增加接口连接装置，经由所述多个虚拟通道连接在接口装置和存储器装置之间。频率增加接口连接装置包括被配置成在所述多个虚拟通道中的每个虚拟通道中使存储器装置的输入/输出(I/o)端口电分离的多路复用器。
[0032]根据本发明构思的示例性实施，一种在存储器系统中对存储器控制器和存储器装置接口连接的方法包括:利用时分多路复用(TDM)通信处理在存储器控制器和存储器装置之间发送并接收多种控制信号。所述方法还包括利用串行化/解串行化(SERDES)通信处理将从存储器装置输入的第一并行数据转换成第一串行数据并将第一串行数据输出至存储器控制器，或者基于利用TDM通信处理进行通信的所述多种控制信号利用SERDES通信处理，将从存储器控制器输入的第二串行数据转换成第二并行数据并将第二并行数据输出至存储器装置。
【附图说明】
[0033]通过参照附图详细描述的本发明构思的示例性实施例，本发明构思的上述和其他特征将变得更加明显，在附图中:
[0034]图1是根据本发明构思的示例性实施例的存储器系统的框图。
[0035]图2是根据本发明构思的示例性实施例的存储器系统的框图。
[0036]图3是根据本发明构思的示例性实施例的图1和图2的存储器控制器的框图。
[0037]图4是根据本发明构思的示例性实施例的图1和图2的存储器装置所包括的非易失性存储(NVM)芯片的框图。
[0038]图5是根据本发明构思的示例性实施例的图4的存储器单元阵列的示图。
[0039]图6是根据本发明构思的示例性实施例的图5的存储器单元阵列所包括的第一存储器块的电路图。
[0040]图7是示出根据本发明构思的示例性实施例的图6的第一存储器块在位线方向上变形的第一存储器块的剖视图。
[0041]图8是示出根据本发明构思的示例性实施例的图6的第一存储器块在字线方向上的剖视图。
[0042]图9是示出根据本发明构思的示例性实施例的图6的第一存储器块在位线方向上变形的第一存储器块的剖视图。
[0043]图10是根据本发明构思的示例性实施例的包括在图6的第一存储器块中的单元串的变形的单兀串的电路图。
[0044]图11是根据本发明构思的示例性实施例的包括在图6的第一存储器块中的单元串的变形的单兀串的电路图。
[0045]图12是根据本发明构思的示例性实施例的关于在存储器系统中的存储器控制器和接口连接装置之间物理通道的输入/输出(I/O)端口的布局的图。
[0046]图13是根据本发明构思的示例性实施例的关于在存储器系统中的接口装置和非易失性存储(NVM)芯片之间的虚拟通道的I/O端口的布局的图。
[0047]图14是根据本发明构思的示例性实施例的图1和图2的接口连接装置的框图。
[0048]图15是根据本发明构思的示例性实施例的图1和图2的SERDES接口的示例的框图。
[0049]图16是根据本发明构思的示例性实施例的图1和图2的SERDES接口的示例的框图。
[0050]图17是示出根据本发明构思的示例性实施例的当单个物理通道在接口连接装置中被扩展成4个虚拟通道时接口连接的示意图。
[0051]图18是示出根据本发明构思的示例性实施例的当单个物理通道在接口连接装置中被扩展成8个虚拟通道时接口连接的示意图。
[0052]图19是在根据本发明构思的示例性实施例的在在存储器系统中的存储器控制器和接口连接装置之间用于配置选择操作的信号的时序图。
[0053]图20是在根据本发明构思的示例性实施例的在在存储器系统中的接口装置和存储器装置之间用于配置选择操作的信号的时序图。
[0054]图21是在根据本发明构思的示例性实施例的涉及在存储器系统中的存储器控制器和接口连接装置之间的命令信息传输的信号的时序图。
[0055]图22是在根据本发明构思的示例性实施例的涉及在存储器系统中的接口连接装置和存储器装置之间的命令信息传输的信号的时序图。
[0056]图23是在根据本发明构思的示例性实施例的涉及在存储器系统中的存储器控制器和接口连接装置之间的地址信息传输的信号的时序图。
[0057]图24是在根据本发明构思的示例性实施例的涉及在存储器系统中的接口连接装置和存储器装置之间的地址信息传输的信号的时序图。
[0058]图25是在根据本发明构思的示例性实施例的涉及在存储器系统中的存储器控制器和接口连接装置之间根据写入操作而数据传输的信号的时序图。
[0059]图26是在根据本发明构思的示例性实施例的涉及在存储器系统中的接口连接装置和存储器装置之间根据写入操作而数据传输的信号的时序图。
[0060]图27是在根据本发明构思的示例性实施例的涉及在存储器系统中的存储器控制器和接口连接装置之间根据读取操作而数据传输的信号的时序图。
[0061]图28是在根据本发明构思的示例性实施例的涉及在存储器系统中的接口装置和存储器装置之间根据读取操作而数据传输的信号的时序图。
[0062]图29是示出根据本发明构思的示例性实施例通过存储器系统来执行的接口连接方法的流程图。
[0063]图30是根据本发明构思的示例性实施例的在图29的接口连接操作中选择配置的信号处理过程的流程图。
[0064]图31是示出根据本发明构思的示例性实施例的在图29的接口连接操作中传输命令信息的信号处理过程的流程图。
[0065]图32是示出根据本发明构思的示例性实施例的在图29的接口连接操作中传输地址信息的信号处理过程的流程图。
[0066]图33是示出在根据本发明构思的示例性实施例的在图29的接口连接操作中根据写入操作而用于数据传输的信号处理过程的流程图。
[0067]图34是示出在根据本发明构思的示例性实施例的在图29的接口连接操作中根据读取操作而用于控制信号传输的信号处理过程的流程图。
[0068]图35是示出在根据本发明构思的示例性实施例的在图29的接口连接操作中根据读取操作而用于数据传输的信号处理过程的流程图。
[0069]图36是根据本发明构思的示例性实施例的应用根据本发明构思的示例性实施例的存储器系统的计算系统的图。
[0070]图37是根据本发明构思的示例性实施例应用根据本发明构思的示例性实施例的存储器系统的存储卡的图。
【具体实施方式】
[0071]在下文中将参照附图更充分地描述本发明构思的示例性实施例。在整个附图中同样的附图标记可以表示同样的元件。在附图中，为清楚起见可夸大结构的尺寸。
[0072]将理解的是，当元件或层被称为“在”另一元件或层“上”、“连接到”、“结合到”或“邻近于”另一元件或层时，该元件或层可以直接在所述另一元件或层上、连接到、结合到或邻近于所述另一元件或层，或者可以存在中间元件或层。还将理解的是，当元