物层。BE-S0N0S 结构包括位于多层隧穿层上用来存储电荷的介电层，例如一层厚度2纳米至3纳米的氮化 硅层。另外，BE-S0N0S结构包括位于电荷存储层上用来阻挡电荷泄漏的介电阻挡层，例如 一层厚度5纳米至8纳米的娃氧化物层。其他材料也可能被使用于BE-S0N0S堆叠之中。
[0151] 上述实施例所形成的结构，存储单元（例如，存储单元850和851)形成于立体阵 列的导线813和814的垂直外延区和通道线800-803的侧边表面二者之间的交叉点上。串 行选择开关831和接地选择开关830分别形成于导线815和812的垂直外延区（和通道线 的侧边表面二者）之间的交叉点上。
[0152] 此一结构可被设置成，使每一双模式结构的多栅极通道线在漏极端（例如终端 824)都具有N+型结，同时在源极端（例如终端825)都具有P+型结。阵列中，通道线中的 通道区为无掺杂或轻掺杂，且无结。
[0153] 在本结构中，沿着每一条通道线800-803的存储单元以双模式和多栅极NAND通道 线为其特征。
[0154] 通道的P型通道和N型通道操作模式，可以通过施加余未被选择的字线的通过栅 极电压的极性来加以控制。同时，被选择的字线是根据所选择的操作，例如读取、写入或抹 除，来加以控制。
[0155] 图9为绘示一种设置来作为NAND串行的通道线的平面图。图9绘示一种例示的 偏压条件（biaconditions)，用于在传统存储器结构中进行子区块抹除操作。其中，通道线 包括位于两个N+型终端之间的通道区。
[0156] 请参照图9,通道线900包括位于一个N+型终端906N和另一个N+型终端905N之 间的通道区。介电电荷捕捉层901A位于通道线900的一侧；且介电电荷捕捉层901B位于 通道线900的另一侧。接地选择开关通过邻接N+型终端906N的接地选择线GSL双栅极结 构（例如，双栅极结构907)所形成。串行选择开关通过邻接N+型终端905N的串行选择线 SSL双栅极结构（例如，双栅极结构908)所形成。N+型终端906N和N+型终端905N可以 分别与接地选择线GSL双栅极结构和串行选择线SSL双栅极结构重叠，或者如图所绘示的 一个特定实施例，分别地相互对准。重叠范围的大小，会对双极操作的特性及元件电流的大 小有所影响。通道线900 -端穿过串行选择线SSL开关，另一端穿过接地选择线GSL开关。 一组字线位于串行选择线SSL开关和接地选择线GSL开关之间。
[0157] 该组字线形成双边栅极结构G0至Gn-1、Gn和Gn+Ι至G63。该组字线中的边界 字线连接至栅极结构Gn。如图9所绘示，为了进行子区块抹除，可以将通道侧向抹除分压 νΒ?(例如，+11V)施加于多条连接至靠近串行选择线SSL开关一侧的N+型终端905N的位 线；将源极侧向电压V^(例如，+11V)施加于多条连接至靠近串行选择线GSL开关一侧的 N+型终端906N的位线。对这些位线的串行选择线SSL施以偏压VSSL(例如，+3V)，藉以将 这些位线连接至NAND串行中通道线的不同阶层。对这些位线的接地选择线GSL施以偏压 U例如，+3V)，藉以将具有源极侧向电压W例如，+1IV)的源极线连接至NAND串行中 通道线的不同阶层。并对连接至栅极结构Gn的边界字线施加一偏压Vbnd (例如，+3V)，以诱 发边界条件。字线侧向抹除电压（例如，-9V)被施加于位于边界位线的一侧包含一或多条 字线的该组字线中所选择的子集。结果该组字线中所选择的子集的字线上的负压，诱使耦 接至该所选子集的存储单元产生空穴隧穿。
[0158] 如本说明书所述，所选择的区块中该组字线中所选择子集的字线，耦接至所欲抹 除的存储单元；同时所选择的区块中该组字线中未被选择子集的字线，则耦接至不欲抹除 的存储单元。其中，在所选择的区块中，所选择子集中的字线以及未被选择子集中的字符被 NAND串行所共享。
[0159] 传统使用栅极诱发漏极漏电（gateinduceddrainleakage，GIDL)的区块抹除操 作，电流可以在传统存储器结构中进行，即如图9所绘示，通道线的漏极端具有N+型终端； 同时通道线的源极端具有N+型终端。栅极诱发漏极漏电可以在通道线靠近串行选择线SSL 开关的一侧以及在通道线靠近接地选择线GSL开关的另一侧产生。电子空穴对通过栅极诱 发漏极漏电而产生，其中空穴进入NAND串行。空穴在通道中的累积，增加通道的电位，导致 后续在元件上产生FN空穴隧穿注入（FNholetunnelinginjection)。沿着通道线的长轴 通道电位可以平均分布，原因是耦接至位于通道线上的存储单元的字线被施加一样的字线 偏压，且耦接至存储单元的位线和源极线都分别被施加一样的位线偏压和源极线偏压。
[0160] 在子区块抹除操作之中，也可以使用类似传统区块抹除操作的栅极诱发漏极漏电 电流的偏压配置方案。不过沿着通道线的长轴通道电位可能不会平均分布，并且会造成热 载流子干扰（hotcarrierdisturb)。因为，当负向的抹除电压（例如，-3V)施加于所选择 子集，而使未选择子集浮接时，用来进行抹除操作的所选择子集的通道电位可能与用来进 行抑制操作的未选择子集的通道电位不同。使用传统存储器结构所进行的子区块抹除操作 会因为栅极诱发漏极漏电产生少量载流子（例如，空穴）而变慢。
[0161]图10为绘示一种位于双模式存储器结构中，设置来作为NAND串行的双模式通道 线的平面图。与图9所绘示的通道线结构类似。图10中相同的元件将采用与图9相同的元 件符号。图10绘示一种例示的偏压条件，用于双模式存储器结构中进行子区块抹除操作。 其中，通道线包括位于一个N+型终端和一个P+型终端之间的通道区。
[0162] 请参照图10,通道线900包括位于一个P+型终端1005P和另一个N+型终端905N 之间的通道区。介电电荷捕捉层901A位于通道线900的一侧；且介电电荷捕捉层901B位 于通道线900的另一侧。接地选择开关通过邻接P+型终端1005P的接地选择线GSL双栅 极结构（例如，双栅极结构907)所形成。串行选择开关通过邻接N+型终端905N的串行选 择线SSL双栅极结构（例如，双栅极结构908)所形成。P+型终端1005P和N+型终端905N 可以分别与接地选择线GSL双栅极结构和串行选择线SSL双栅极结构重叠，或者如图所绘 示的一个特定实施例，分别地相互对准。重叠范围的大小，会对双极操作的特性及元件电流 的大小有所影响。通道线900 -端穿过串行选择线SSL开关，另一端穿过接地选择线GSL 开关。一组字线位于串行选择线SSL开关和接地选择线GSL开关之间。
[0163] 该组字线形成双边栅极结构G0至Gn-1、Gn和Gn+Ι至G63。该组字线中的边界 字线连接至栅极结构Gn。如图10所绘示，为了进行子区块抹除，可以将通道侧向抹除分压 例如，+11V)施加于多条连接至N+型终端，例如N+型终端905N的位线。对这些位线的 串行选择线SSL施以偏压Vsa (例如，+3V)，藉以将这些位线连接至NAND串行中通道线的不 同阶层。对这些位线的接地选择线GSL施以偏压(例如，+3V)，藉以将具有源极侧向电压 V^(例如，+11V)的源极线连接至NAND串行中通道线的不同阶层。并对连接至栅极结构Gn 的边界字线施加一偏压Vbnd(例如，+3V)，以诱发边界条件。字线侧向抹除电压（例如，-9V) 被施加于位于边界位线的一侧包含一或多条字线的该组字线中所选择的子集。结果，该组 字线中所选择的子集的字线上的负压，诱使耦接至该所选子集的存储单元产生空穴隧穿。
[0164] 在此一结构可被设置成，使每一双模式结构的多栅极通道线（例如通道线900) 在漏极端都具有N+型结（例如终端905N)，同时在源极端都具有P+型终端（例如终端 1005P)。当源极侧向电压（例如，V^= +11V)施加于双模式通道线的源极侧时，位于源极 侧的P+型终端提供空穴至通道线。因此，当栅极电压Vg为负电压时，通道现在P型通道操 作模式下开启。来自P+型终端的空穴之后沿着通道线飘移，使通道电位很快地沿着双模式 通道线升高，并将通道电位升高到实质等于源极侧的电位。另外，通道电位独立于耦接至通 道线的字线上的偏压。结果，使通道电位沿着双模式通道线可以实质呈现均匀分布，即使 当不同偏压施加于耦接至通道线的字线时，仍可在子区块抹除操作中抑制热载流子干扰现 象。
[0165] 图11为绘示一种适用于结合图5的电路所进行的子区块抹除操作的时序图。如 图5所绘示，存储单元区块包括多个NAND串行。其中，这些NAND串行具有位于第一串行选 择开关和第二串行选择开关之间的多条通道线。且这些NAND串行共享位于第一串行选择 开关和第二串行选择开关之间的一组字线。
[0166] 在子区块抹除循环的一开始，在时间T0之前，在位线、源极线、串行选择线、接地 选择线、用来进行抹除操作所选择的字线、用来进行抑制操作而未选择的字线以及边界字 线上的电压，可以是一起始电压，例如0V。在时间T0,当第一串行选择开关（例如串行选择 开关SSL开关）的电压转换至约Vsa(例如，+3V)时，通道侧向抹除偏压（例如，V%=+11V) 通过所选区块中的串行选择开关施加于NAND串行的通道线上。在时间T0,当第二串行选 择开关（例如接地选择GSL开关）的电压转换至约V^(例如，+3V)时，通道侧向抹除偏压 (例如，AV= +11V)通过所选区块中的接地选择开关施加于NAND串行的通道线上。
[0167] 在时间T0,施加偏压Vbnd至所选区块中该组字线里的边界字线，藉以在位于边界 字线的一侧的所选子集和位于边界字线的另一侧的未选择子集之间诱发边界条件。
[0168] 在时间T0后续的时间T1，施加第一控制电压（例如，Vpp= +15V)，藉以为该组字 线的所选子集开启区域字线驱动器，并施加字线侧向抹除电压（例如，Vers= -9V)至该组 字线的所选子集，藉以在耦接至所选子集的存储单元中诱发隧穿，例如空穴隧穿。由于未选 择子集（例如，图5的字线子集559)的区域字线驱动器（例如，图5的字线驱动器560-565) 被施加了与连接至这些区域字线驱动器（例如，图5的字线驱动器560-565)的第三全局字 线（例如，图6的全局字线519g)相同的偏压（例如，Vnp=-9V)，可以很快的关闭未选择子 集的区域字线驱动器，故而使未选择子集的字线浮接，之后通过施加在NAND串行的通道线 上的通道侧向抹除偏压而增加的通道电位以诱发自我升压现象。结果，当施加通道侧向抹 除偏压诱发自我升压现象时，会抑制了耦接至该组字线中未选择子集的存储单元的隧穿， 例如空穴隧穿。在时间T2,在该组字线中所选择子集上的电压又回到约0V。在时间T3,子 区块抹除循环结束，其他电压也可以又回到约0V。
[0169] 图12为绘示一种适用于结合图6的电路所进行的子区块抹除操作的时序图。如 图6的描述内容，一个存储单元区块可以包括具有位于第一串行选择开关和第二串行选择 开关间的多条通道线的多个NAND串行。这些NAND串行共享一组位于第一串行选择开关和 第二串行选择开关之间的多条字线。
[0170] 在子区块抹除循环的一开始，在时间T0之前，在位线、源极线、串行选择线、接地 选择线、用来进行抹除操作所选择的字线、用来进行抑制操作而未选择的字线以及边界字 线上的电压，可以是一起始电压，例如0V。在时间T0,当第一串行选择开关（例如串行选择 开关SSL开关）的电压转换至约Vsa(例如，+3V)时，通道侧向抹除偏压（例如，V%=+11V) 通过所选区块中的串行选择开关施加于NAND串行的通道线上。在时间T0,当第二串行选 择开关（例如接地选择GSL开关）的电压转换至约V^(例如，+3V)时，通道侧向抹除偏压 (例如，AV= +11V)通过所选区块中的接地选择开关施加于NAND串行的通道线上。
[0171] 在时间T0,施加控制电压（例如，Vpp= +4V)，藉以为所选子集中的字线（例如， 字线WL(i+l)和WL59-WL63)、为边界字线（例如，边界字线WL(bnd))以及为所选子集中 的字线（例如，字线WL0-WL4和WL(i-l))开启区域字线驱动器（例如，区域字线驱动器 560-572)。在时间T0,在所选区块知该组字线中的边界字线上施加偏压Vbnd(例如，-2V至 +4V)，藉以在边界字线的一侧所选择的子集与位于边界字线的另一侧未选择的子集之间诱 发边界条件。
[0172] 在时间T0,对依次连接至区域字线驱动器（例如，图6的区域字线驱动器 560-565)的第三全局字线（例如，图6的全局字线519g)施加一全局字线电压（例如，+4V)， 藉以驱动该组字线中一未选择子集（例如，图6的第二子集659)里的字线。由于，用来驱 动未选择子集（例如，图6的第二子集659)的区域字线驱动器（例如，图6的区域字线驱 动器560-565)所受的偏压（例如，+4V)和连接至这些区域字线驱动器的第三全局字线所 受的偏压相同，因此用来驱动未选择子集的区域字线驱动器可以快速关闭，进而抑制未选 择子集中的字线浮接，之后通过施加在NAND串行的通道线上的通道侧向抹除偏压而增加 的通道电位以诱发自我升压现象。结果，会抑制耦接至未选择子集的存储单元的隧穿，例如 空穴隧穿。
[0173] 在时间T0后续的时间T1，施加字线侧向抹除电压（例如，Vers= -9V)至被选择 区块中被NAND串行共享的具有一或多条字线的该组字线的一被选择子集（例如，图6的子 集651)，藉以在耦接至所选子集的存储单元中诱