具有高速低电压双位存储器的1t紧凑型rom单元的制作方法
【技术领域】
[0001] 本文公开的各实施例总体上设及单晶体管只读存储器（ROM)位单元（bitcell)及 读取其中存储的数据的方法。
【背景技术】
[0002] 掩模型只读存储器（ROM)是一种在制造过程中编码数据的半导体存储器件。已有 多种类型的制造工艺来编程掩模型ROM,例如扩散、金属化、W及通孔工艺。在扩散工艺中， 掩模型ROM在扩散工艺期间被编程在半导体衬底中。在嵌入式金属可编程ROM中，ROM数 据在金属/金属化工艺期间被编程。在通孔可编程ROM中，与嵌入式金属可编程ROM类似， ROM数据代码在通孔形成工艺期间被编程。
【发明内容】
[0003] W下提出各实施例的简要概述。在W下概述中有一些简化和省略，其旨在突出和 介绍各实施例的一些方面，而非限制本发明的范围。【具体实施方式】足W使本领域技术人员 做出和使用W下部分的发明构思。
[0004] 根据一个实施例，提供了一种ROM存储器件，包括多个行和列的存储单元，每个存 储单元包括位线对和用于在其中存储两位数据的晶体管；W及布置在位线对的相邻对之间 的虚拟接地线，其中所述位线对和虚拟接地线读取存储单元中存储的数据。 阳〇化]位线对的每一条位线可W兼用作虚拟接地线。所述虚拟接地线是专用虚拟接地 线。
[0006] ROM存储器件可W包括包含位线对的至少一列存储单元。
[0007] 所述位线对的第一位线可W接地，W从所述位线对的第二位线读取数据。所述晶 体管可W是具有合适逻辑电平的NM0S或PM0S晶体管。
[0008] ROM存储器件可W包括用于控制所述位线对的极性的虚拟接地生成电路。
[0009] ROM存储器件可W包括具有预定数目输入的列复用器，其中所述位线对和虚拟接 地线是所述列复用器的输入。
[0010] 列复用器中没有接地或被读取的输入处于不必关注状态。
[0011] 可W通过控制所述虚拟接地线和所述位线对的第一位线的极性W读取所述位线 对的第二位线上的数据位的值，来读取存储单元。
[0012] ROM存储器件可W包括用于控制所述第一位线的极性的虚拟接地生成电路。所述 虚拟接地线、第一位线和第二位线可W是针对具有预定数目输入的列复用器的输入。可W 从没有被读取或虚拟接地的多个预定输入读取多个不必关注值。
[0013] 所述虚拟接地线和第二位线可W被控制为读取第一位线上的数据位的值。
[0014] 根据另一个实施例，ROM存储器件可W包括多个列复用器，所述列复用器具有多个 行和多列存储单元，所述存储单元包括在其中存储两位数据的晶体管，多个位线对，每个位 线对包括分别在所述晶体管的一侧上的第一位线和第二位线；W及布置在列复用器对之间 的附加位线。
[0015] 多个位线可W用于读取在所述晶体管中存储的两位。Ξ条位线虚拟接地W读取存 储在第四位线上的数据。从多条位线读取的数据被复用W形成单个输出位。列复用器中没 有虚拟接地或被读取的位线输入保持在高阻抗状态。
[0016] ROM存储器件可W包括用于编程所述位线的值的虚拟接地生成电路。
【附图说明】
[0017] 参考附图，通过非限制示例更详细地描述本发明的实施例，其中：
[0018] 图1示出了相关技术的源极连接的NOR型ROM单元的示意图；
[0019] 图2示出了相关技术的源极和漏极连接的NOR型ROM单元的示意图；
[0020] 图3示出了实施例的NM0S型NOR ROM单元的示意图；
[0021] 图4示出了根据图3的通孔连接的示意图；
[0022] 图5示出了根据图3的行-列配置的示意图； 阳023] 图6A和6B示出了根据图3的不同读配置的示意图；
[0024] 图7示出了根据另一个实施例的使用位线的NOR型ROM单元的示意图；
[0025] 图8示出了根据图7的通孔连接的示意图；
[0026] 图9示出了根据图7的行-列配置的示意图；
[0027] 图10A和10B示出了根据图7的不同读配置的示意图；W及
[002引图11示出了根据本文所述实施例的将器件参数进行比较的五角形图。
【具体实施方式】
[0029] 应当理解，附图仅是示意性的且没有按比例绘制。还应当理解，贯穿附图中同的附 图标记用于指示相同或类似的部分。
[0030] 说明书和附图示出了本发明的原理。因而可W理解，本领域技术人员能够设计出 本文未明确描述或示出、但是体现本发明原理并包括在本发明范围内的各种装置。此外，本 文列出的所有示例主要旨在表示示范目的，W帮助读者理解发明人为推进技术而贡献的发 明原理和发明构思，并且应被理解为不对具体列出的示例和条件进行限制。此外，除非另有 所指（例如，"否则"或"或者作为备选"），本文使用的术语"或"指代非排他性的或者（即， 和/或）。此外，本文描述的各实施例不必相互排斥，一些实施例可W与一个或更多个实施 例相组合W形成新的实施例。除非另有所指，本文使用的术语"上下文"和"上下文对象"被 理解为同义词。
[0031] 设计单个晶体管（"1T") ROM位单元的目的在于，在平衡例如位单元密度、器件宽 度、存储速度和读电压的同时，实现高质量存储器件。
[0032] 为实现高密度ROM位单元阵列，将器件宽度保持较低，通常保持在工艺技术所支 持的最小级别。运种较小的宽度导致M0S晶体管伸展的增加，运对存储器的性能（速度） 造成了不利影响。
[0033] 相反，为实现较高的速度和较低的电压操作（Vddmin)，需要将器件宽度保持较大。 较大的宽度降低了 M0S晶体管的伸展，从而对存储器的密度造成了不利影响。
[0034] 获得运样一种单晶体管1T") ROM位单元将是有利的，其可W在不增加位单元密 度或器件宽度的同时存储更多的数据，并依然具有高速性能。
[0035] 使用1T单元的ROM -次存储一位数据。尽管使用最小特征尺寸往往是有益的，但 是较小的尺寸往往允许更多的变化（variation)，例如可能限制低电压操作的随机渗杂波 动。
[0036] 在相关技术中，高密度ROM位单元阵列具有相邻位单元被形成为共享源极/漏极 连接并连接到相邻位线或虚拟接地线的列。
[0037] 图1示出了相关技术的源极连接的NOR型ROM单元100的示意图。该图中示出了 4 X 2的阵列实现，该阵列实现中，通过共享源极节点并将运些节点连接到接地，实现了良 好的单元密度。当使特定位线（例如化1)充电时并且使能特定字线（例如WL2)时，位于 上述两线相交处的特定晶体管将呈现由BL1处的漏极连接编码的逻辑"0"。在运种装置中， 当漏极连接与BL1连接时，读取逻辑0。当没有漏极/化连接时，漏极浮置，在化上读取逻 辑1。
[0038] 在该配置中，将NM0S宽度保持较低W实现良好的单元密度，但是器件呈现出较慢 的速度或较差的伸展，运对低电压应用不利。存在将接地和位线连接到位单元的各种方法。 接地线水平布置并连接每个源极/晶体管对的源极端子。因此，必须提供大量的接地线，并 且为对该装置中的位单元编程，必须制造大量的连接。
[0039] 在图1示出的最小尺寸晶体管中，较小的器件宽度并不总是导致较快的器件速 度，因为器件宽度会导致设计的变化。当具有较小尺寸时，任何参数（例如流经器件的电 流）将导致较高变化性，运意味着无法使鲁棒性最大化，运将妨碍器件性能。变化性与器件 面积的平方根成反比例。较大的器件意味着较小的变化性、容限（margin)降低、W及较高 的可靠性。 W40] 图2示出了相关技术的源极和漏极连接的NOR型ROM单元200。如图2所示，公开 了一种ROM阵列，其中位单元列（例如210和220)各自使用分离的虚拟接地线。每个1T 位单元存储一位数据。M0S晶体管221-224布置在位单元列210中，且M0S晶体管225-228 布置在位单元列220中。
[0041] 在图2所示的装置中，通过每一列中相邻位单元共享源极或漏极（运里统称为"漏 极"）运一性质，在垂直方向实现高密度单元。运些漏极连接将每列中的每个晶体管连接到 虚拟接地线或者与该特定列关联的位线。虚拟接地线可W布置在位线对的相邻对之间。
[0042] 例如，列220中示出的两个晶体管226和227共享到位线BL