针对3d非易失性存储器的动态擦除电压步长选择的制作方法
【专利说明】
【背景技术】
[0001]本发明涉及用于对3D非易失性存储器设备中的存储器单元进行擦除的技术。
[0002]近来，已经提出了使用3D堆叠式存储器结构的超高密度存储设备，有时将这样的存储器结构被称为位成本可扩展(BiCS)架构。例如，3D NAND堆叠式存储器设备可以由交替的导电层和电介质层的阵列来形成。在这些层中钻有存储器孔以同时限定很多存储层。然后通过使用适当的材料填充存储器孔来形成NAND串。直的NAND串在一个存储器孔中延伸，而管形或U形NAND串(P-BiCS)包括一对存储器单元的竖直列，这些竖直列在两个存储器孔中延伸并且通过底部背栅而被连接。存储器单元的控制栅极由导电层提供。然而，在操作这样的存储器设备时存在各种挑战。
【附图说明】
[0003]相同附图标记的元件指不同附图中的共有部件。
[0004]图1A是3D堆叠式非易失性存储器设备的透视图。
[0005]图1B是图1A的3D堆叠式非易失性存储器设备100的功能框图。
[0006]图2A描绘了块200的U形NAND实施方式的顶视图，作为图1A中的BLKO的示例实现方式，其示出了示例SGD线子集SGDL-SBO和SGDL-SBl。
[0007]图2B描绘了图2A的块200，其示出了示例字线子集WL23D-SB和WL23S-SB以及示例位线子集BL-SBO和BL-SBl。
[0008]图2C描绘了图2A的块200，其示出了NAND串的示例集合210-215。
[0009]图2D描绘了存储器孔的横截面宽度，其在顶部附近向外张开到最宽区域然后朝向底部逐渐变细。
[0010]图2E描绘了与图2D对应的、在字线层(WLL)的堆叠中的存储器孔直径的变化。
[0011]图2F描绘了图2C的示例NAND串NS0，其中，具有基于图2D的类似存储器孔直径的存储器单元被成组布置。
[0012]图2G 描绘了图 2C 的示例 NAND串NS0、NS0-l、NS0-2、…、NS0-14。
[0013]图2H描绘了堆叠230的实施方式，其示出了沿线220图2A的块200的部分209的横截面图。
[0014]图3A描绘了图2H的列CO的区域236的近视图，其示出了SG层中的漏极侧选择栅极晶体管SGD和字线层WLL23中的存储器单元MC。
[0015]图3B描绘了图3A的列CO的横截面图。
[0016]图4描绘了针对图2A的NAND串子块NS-SBO至NS-SB3的电路301的一个实施方式。
[0017]图5A描绘了用于基于编程-擦除周期量来擦除存储器单元的处理。
[0018]图5B描绘了根据图5A的步骤502的、保持指示编程-擦除周期量的数据的处理的示例。
[0019]图5C描绘了根据图5A的步骤504的擦除处理的示例，其中，基于指示编程-擦除周期量的数据来确定步长。
[0020]图5D描绘了根据图5A的步骤504的擦除处理的另一示例，其中，基于初始擦除脉冲之后的阈值电压分布来确定后续擦除脉冲的步长。
[0021 ]图6A描绘了根据图5B的步骤516的、对Vpgmjnitial进行最优化的示例编程操作的流程图。
[0022]图6B描绘了用于在对下部页数据和上部页数据进行编程时执行图6A的编程操作的示例处理。
[0023]图6C描绘了根据图6B的步骤610的示例处理，其中，在第一遍编程中将下部页数据编程至存储器单元的初始集合并且确定编程循环计数。
[0024]图6D描绘了根据图6C的步骤629的示例处理，其中，在第二遍编程中使用基于编程循环计数的Vpgm_initial将上部页数据编程至存储器单元的初始集合。
[0025]图6E描绘了根据图6B的步骤612的示例处理，其中，在单遍编程中使用基于编程循环计数的Vpgm_initial将下部页数据和上部页数据编程至存储器单元的剩余集合。
[0026 ]图7A和图7B描绘了具有四个数据状态的一遍编程操作。
[0027 ]图8A至图SC描绘了具有四个数据状态的两遍编程操作。
[0028]图8D描绘了在从图8A转换至图8B的情况下根据图6A的步骤602的、用于确定给存储器单元的初始集合中的最快速存储器单元编程初始量所需的编程循环的计数的处理。
[0029]图9A描绘了根据图6C的、用于对存储器单元的初始集合中的下部页数据进行编程的编程电压和验证电压，其中，使用相对较低的初始Vpgm(Vpgm_low)以及相对高的Vpgm步长dVpgm_high0
[0030]图9B描绘了根据图6D的用于在第二遍编程中对上部页数据进行编程或者根据图6E的用于在单遍编程中同时地对下部页数据和上部页数据进行编程的编程电压和验证电压，其中，Vpgm_initial是基于编程循环计数并且使用相对小的Vpgm步长dVpgm_low。
[0031]图9C描绘了根据图5C的擦除操作中的一系列擦除脉冲和验证脉冲。
[0032]图9D描绘了根据图的擦除操作中的一系列擦除脉冲和验证脉冲。
[0033]图1OA描绘了具有四个数据状态的阈值电压(Vth)分布，其示出了读取电压和验证电压。
[0034 ]图1OB-1OD描绘了在根据图的擦除操作期间图1OA的Vth分布的变化。
[0035]图1IA-1IE描绘了在根据图5C的擦除操作期间图1OA的Vth分布的变化。
[0036]图12A-12E描绘了与图9C和图9D—致的、在擦除操作的擦除-验证迭代的擦除部分中的电压。
[0037 ]图13A-13C描绘了与图9C和图9D—致的、在擦除操作的擦除-验证迭代的验证部分中的电压。
[0038]图14A是描绘了针对新的存储器设备和针对经循环的存储器设备的阈值电压相对擦除电压的观察到的行为的图。
[0039]图14B是描绘了与图14A—致的、作为编程-擦除周期的函数的阈值电压/擦除电压的斜率的变化的观察到的行为和控制设置的图。
[0040]图14C是描绘了作为循环计数的函数的阈值电压/擦除电压的斜率的变化的控制设置的图。
[0041 ]图14D是描绘了作为Vpgm_in i t i al的函数的阈值电压/擦除电压的斜率的变化的控制设置的图。
[0042]图14E是描绘了作为编程-擦除周期的函数的擦除电压的步长dVerase的控制设置的图。
[0043]图14F是描绘了作为在编程操作期间确定的循环计数的函数的擦除电压的步长dVerase的控制设置的图。
[0044]图14G是描绘了作为在编程操作期间确定的Vpgm_initial的函数的擦除电压的步长dVerase的控制设置的图。
[0045]图14H是描绘了作为进行初始量的编程所需的多个编程循环的数量的函数的Vpgm_ref的观察到的行为以及控制设置的图。
[0046]图141是描绘了作为Dmh的函数的进行初始量的编程所需的多个编程循环的数量的观察到的行为的图。
[0047]图14J是描绘了作为编程-验证(p/e)周期的函数的进行初始量的编程所需的多个编程循环的数量的观察到的行为的图。
【具体实施方式】
[0048]提供了用于以下述方式对3D堆叠式非易失性存储器设备中的存储器单元进行擦除的技术，该方式随编程-擦除周期(P_e周期)积累而引起存储器设备中的变化。该技术避免能够由过擦除引起的退化，同时避免随着p-e周期的积累导致的擦除速度减小而延长擦除时间。
[0049]在这样的存储器设备中，沿存储器孔形成存储器单元，存储器孔延伸通过堆叠中的交替的导电层(字线层)和电介质层。存储器单元通常以NAND串布置。每个NAND串具有单独的薄多晶硅本体作为沟道，其中，沟道的偏压可以通过位线(BL)、源极线(SL)、漏极侧选择栅极(SGD)和源极侧选择栅极(SGS)电压来控制。在擦除操作期间，将SGD晶体管和/Ssgs晶体管偏置以引起本体中的栅极感应漏极漏(GIDL)电流，该电流对本体进行充电，例如升高其电压。例如，可以对位线和/或源极线施加擦除电压。同时，使导电层的电压浮置。当本体处于完全充电状态时，将导电层的电压迅速地向下驱动至诸如OV的低电平以创建跨隧道氧化物的电场，这使得空穴从存储器单元的本体被注入到电荷捕获层，从而导致朝向擦除-验证电平的大Vth降级。在一些方法中，可以在连续的迭代中重复该处理直到满足擦除-验证条件为止。此外，在每个连续的迭代中可以将擦除电压以步长逐级升高。
[0050]此外，擦除操作可以是单侧或双侧。在双侧擦除中，分别经由位线和源极线对SGD晶体管和SGS晶体管施加擦除电压，使得在每个NAND串的漏极端和源极端处生成GIDL。在单侧擦除中，经由位线对S⑶晶体管施加擦除电压以使得在每个NAND串的漏极端生成GIDL。
[0051]因此，对3D堆叠式非易失性存储器设备的擦除操作显著不同于对2DNAND结构的擦除操作，在对2D NAND结构的擦除操作中，对P阱衬底施加对于所有NAND串共有的擦除电压。另一不同是:与2D NAND相比，对于3D NAND，由于3D NAND中对沟道进行充电所需的时间，擦除脉冲可能会更长。
[0052]已经发现存储器单元退化非常容易受擦除深度的影响。特别地，过擦除能够显著地降低存储器单元的耐久性。可以使用相对小的擦除电压步长来避免过擦除。同时，证据显示在大量的编程-擦除循环之后，存储器单元的擦除速度减小以及擦除斜率(阈值电压的变化与擦除电压的变化的比率，或dVth/dVerase)也变得更小。这些变化能够增大要完成擦除操作所需的擦除循环(或擦除-验证迭代)的数量。因此，总的擦除时间会变得不可接受地长。
[0053]本文中提供的技术通过随存储器设备变得被循环来调节擦除电压步长(dVerase)来应对上文提及的问题。在一种方法中，保持指示p-e周期的数量的数据。例如，该数据可以是存储器单元的块或其他单位的P-e周期的计数(“热计数”)。诸如状态机的控制器可以使用该数据来确定在擦除操作开始处的最优擦除电压步长(dVerase)。步长可以随p-e周期的计数增加而动态地增大。
[0054]在另一方法中，指示p-e周期的数量的数据是从编程操作开始的循环计数，和/或基于循环计数的初始编程电压Vpgm_initial。循环计数是给存储器单元的初始集合中的最快速存储器单元编程初始量所需的编程循环(或编程-验证迭代)的数量。可以针对存储器单元的每个字线层或者针对具有共有存储器孔直径的字线层组确定分开的循环计数，并且可以将分开的循环计数存储在存储器单元内的特定非易失性位置或者存储在分开的数据寄存器中。随着存储器设备变得被循环，编程速度增大使得循环计数减小。因此，相对较低的循环计数或较低的Vpgm_initial指示相对较大的p-e周期的数量。循环计数被保持作为智能验证方案的一部分以随积累的P-e周期导致的存储器设备的编程速度增大而动态地更新Vpgm_initial。
[0055]因为循环计数和Vpgm_initial已经可用，所以可以无成本地在擦除操作期间使用它们。循环计数或Vpgm_initial或者从其得出的相关联的值为p-e周期的数量的强指示器。
[0056]在另一方法中，在初始擦除电压(Verase_initial_a)被施加至NAND串之后，控制器确定擦除操作期间的最优擦除电压步长(d V e r a s e 2)。在该智能擦除验证方案中，针对在施加初始擦除电压之后引起的存储器单元的Vth分布来确定度量。度量可以指示Vth分布的上尾与擦除-验证电压之间的以伏特计的距离。当该度量相对较大时，存储器单元具有到达到擦除状态的相对较长的路。因此，第二擦除电压应该相对较大。此外，当P-e周期的数量相对较大时，第二擦除电压仍应该相对较大。为了实现这个，控制可以确定作为P-e周期的函数的斜率(dVth/dVerase)、根据度量/斜率确定作为p-e周期的函数的步长(dVeraSe2)，以及基于Verase_initial_a+dVerase2来确定第二擦除电压(Verase2_a)。通过考虑p_e周期的数量提高了第二擦除电压的准确度。在没有该方法的情况下，第二擦除电压将会低于最优值。
[0057]以下论述提供了存储器设备的构造以及应对上文提及的问题的相关擦除技术的细节。
[0058]图1A是3D堆叠式非易失性存储器设备的透视图。存储器设备100包括衬底101。在衬底上是存储器单元的示例块BLKO和BLKl以及具有供块使用的电路的外围区域104。衬底101还可以承载这些块下的电路以及携带电路的信号的以导电路径形式被图案化的一个或更多个下部金属层。这些块形成在存储器设备的中间区域102中。在存储器设备的上部区域103中，一个或更多个上部金属层以导电路径形式被图案化以携带电路的信号。每个块包括存储器单元的堆叠区，在该堆叠区中该堆叠的交替层级表示字线。在一种可能的方法中，每个块具有相对的分层侧面，竖直触点从这些侧面向上延伸至上部金属层以形成至导电路径的连接。尽管描述了两个块作为示例，但是可以使用在X方向和/或y方向上延伸的附加块。
[0059]在一种可能的方法中，在X方向上的平面的长度表示至字线的信号路径在一个或更多个上部金属层中延伸的方向(字线方向或SGD线方向)，以及在y方向上的平面的宽度表示至位线的信号路径在一个或更多个上部金属层中延伸的方向(位线方向)。2方向表示存储器设备的高度。
[0060]图1B是图1A的3D堆叠式非易失性存储器设备100的功能框图。存储器设备100可以包括一个或更多个存储器管芯108。存储器管芯108包括存储器单元的3D(三维)存储器阵列126，例如包括块BLKO和BLKl、控制电路110以及读/写电路128。存储器阵列126经由行解码器124通过字线以及经由列解码器132通过位线可寻址。读/写电路128包括多个感测块130(感测电路)，并且允许并行地对一页存储器单元进行读取或编程。通常，控制器122与一个或更多个存储器管芯108—样包括在同一存储器设备100(例如，可移动存储卡)中。命令和数据经由线路120在主机与控制器122之间以及经由线路118在控制器与一个或更多个存储器管芯108之间传输。
[0061 ]控制电路110与读/写电路128协作以对存储器阵列126执行存储操作，并且控制电路110包括状态机112、片上地址解码器114以及电力控制模块116。状态机112提供存储器操作的芯片级控制。片上地址解码器114提供由主机或存储器控制器使用的地址至由解码器124和132使用的硬件地址之间的地址接口。电力控制模块116控制在存储器操作期间供给字线和位线的电力和电压。电力控制模块116可以包括用于WLL和WLL部分的驱动器、漏极侧选择栅极驱动器和源极侧选择栅极驱动器(例如，称为诸如NAND串的存储器单元的串的漏极侧或端和源极侧或端)以及源极线。在一种方法中，感测块130可以包括位线驱动器。
[0062]还可以提供用于编程-擦除(p-e)周期的计数的存储位置113。该计数可以例如在每次存储器阵列126中进行擦除操作时增大。存储位置115用于循环计数和/或Vpgm_initial的当前值，其中，这些参数可以随p-e周期增大导致的存储器阵列改变