半导体存储装置的制造方法
【技术领域】
[0001]本发明的实施方式涉及能够存储不良信息的半导体存储装置。
【背景技术】
[0002]有时在存储器单元阵列内设置有熔丝只读存储器块，该熔丝只读存储器块以块为单位或以列为单位来存储存储器单元的不良信息。
[0003]熔丝只读存储器块为与通常的块相同的大小，具有多个存储器单元。在熔丝只读存储器块的存储器单元产生超过允许限度的不良的情况下，熔丝只读存储器块中保存的熔丝只读存储器数据自身也有可能会变得不良。进而，在熔丝只读存储器数据产生不良的情况下，为了纠错而耗费时间，半导体存储装置的工作速度有可能下降。尤其是，随着存储器单元细微化，存储器单元容易变得不良，因此，熔丝只读存储器块的不良检查变得重要。
[0004]熔丝只读存储器块的不良检查，通常在接通电源时的上电读出期间中进行。
[0005]但是，随着存储器单元细微化，擦除电平变得容易变动，擦除电平与读取电平之差变小，产生误读的可能性变高。
[0006]另外，当存储器单元的细微化发展、存储器容量增大时，块数量也增加，所以应该记录到熔丝只读存储器块的不良信息也增加，因此有可能从熔丝只读存储器块读取不良信息，反而耗费时间。
【发明内容】
[0007]根据本实施方式，提供半导体存储装置，其具有:存储器单元阵列，其具有多个存储器单元、与所述存储器单元的至少一部分的多个所述存储器单元连接的多条字线、与所述存储器单元的至少一部分的多个所述存储器单元连接的多条位线以及包含所述存储器单元的至少一部分的多个所述存储器单元的一组在内的多个块；
[0008]不良信息存储块，其是所述多个块的至少一个，存储所述存储器单元阵列内的不良信息；
[0009]第I不良检测部，其读取所述不良信息存储块内的至少一部分的所述存储器单元的数据，通过检验该数据来判定所述不良信息存储块是否存在不良；
[0010]第2不良检测部，其在由所述第I不良检测部判定为存在不良时，变更所述存储器单元的数据的读取电压电平，再次读取所述不良信息存储块内的至少一部分的所述存储器单元的数据，通过检验该数据来判定所述不良信息存储块是否存在不良；以及
[0011]不良确定部，其在由所述第2不良检测部判定为存在不良时，将所述不良信息存储块确定为不良。
【附图说明】
[0012]图1是示出第I实施方式的半导体存储装置I的概略结构的框图。
[0013]图2是示出单元阵列2周围的详细结构的框图。
[0014]图3是示出第I实施方式的熔丝只读存储器块的不良检查处理的流程图。
[0015]图4是示出第2实施方式的熔丝只读存储器块的不良检查处理的流程图。
[0016]图5是在刷新时再次写入不良信息的情况下的时间图。
[0017]图6是示出第3实施方式的熔丝只读存储器块的不良检查处理的流程图。
[0018]图7是示出图6的步骤S31?S38的处理定时的时间图。
[0019]图8是示出包含熔丝只读存储器块31的存储器单元阵列2的存储器映射的图。
[0020]图9的(a)是示出熔丝只读存储器块31的各数据区中存储的坏块信息的数据结构的图，图9的(b)是示出商Block Add X与8位数据Block1的对应关系的图。
[0021]图10是示出传输不良块信息的处理步骤的一例的流程图。
[0022]图11是示出将不良信息存储于熔丝只读存储器块31的处理步骤的一例的流程图。
【具体实施方式】
[0023]以下，参照附图，对本发明的实施方式进行说明。
[0024](第丨实施方式)
[0025]图1是示出第I实施方式的半导体存储装置I的概略结构的框图。图1的半导体存储装置I示出了 NAND型闪速存储器的例子。
[0026]图1的半导体存储装置I具有单元阵列(cellarray)2、低位解码器3、字线驱动器4、列解码器5、传感放大器(S/A)6、数据锁存电路7、控制器8、高电压产生器9、地址寄存器
10、命令解码器11和I/O缓冲器12。
[0027]单元阵列2具有串联连接有多个存储器单元的NAND串20。图2是示出单元阵列2周围的详细结构的框图。如图2所示，单元阵列2分成多个块(block)BLKO?BLKn。在各块，沿列方向排列有多个上述NAND串20。各NAND串20具有串联连接的多个存储器单元21、与这些存储器单元21的一端侧连接的选择栅晶体管S1、与另一端侧连接的选择栅晶体管S2。
[0028]NAND串20内的各存储器单元21的栅与对应的字线WLO?WLn+1 (η为O以上的整数)分别连接。选择栅晶体管SI的栅与选择栅线SGD连接。选择栅晶体管S2的栅与选择栅线SGS连接。各NAND串20经由对应的选择栅晶体管SI，与公共的单元源线连接。另外，各NAND串20经由对应的选择栅晶体管S2与对应的位线BLO?BLn连接。
[0029]与NAND串20内的各存储器单元21的栅连接的各字线WLO?WLn+Ι连接于低位解码器3。低位解码器3对从地址寄存器10传输来的低位地址进行解码。在低位解码器3附近，配置有字线驱动器4。字线驱动器4基于解码出的数据，生成用于驱动各字线的电压。
[0030]与各NAND串20连接的位线BLO?BLn，经由位线选择晶体管QO与传感放大器6连接。由传感放大器6检测出的读取数据例如作为二值数据保持于数据锁存电路7。
[0031]图1所示的列解码器5对来自地址寄存器10的列地址进行解码。另外，列解码器5基于该解码出的结果，决定是否向数据总线传输数据锁存电路7中保持的数据。
[0032]I/O缓冲器12对从I/O端子输入的地址、数据和命令进行缓冲。另外，I/O缓冲器12向地址寄存器10传输地址，向命令解码器11传输命令，向数据总线传输数据。
[0033]控制器8识别地址和命令，并控制后述的熔丝只读存储器块的不良检查和/或传感放大器6等的工作。
[0034]如图2所示，单元阵列分成多个块，其中两个为熔丝只读存储器(ROMFUSE)块(不良信息存储块)和备用熔丝只读存储器块(备用存储块)。在熔丝只读存储器块和备用熔丝只读存储器块中存储有单元阵列内的不良信息等。备用熔丝只读存储器块在熔丝只读存储器块不良时使用，在向熔丝只读存储器块存储新不良信息时，也向备用熔丝只读存储器块存储相同的不良信息。关于是否使用备用熔丝只读存储器块，能够通过设定来进行切换。
[0035]熔丝只读存储器块和备用熔丝只读存储器块中存储的不良信息是表示单元阵列内的各块是否不良的坏块信息和/或表示单元阵列内的各列是否不良的坏列信息等。此外，还可以在熔丝只读存储器块中存储用于调整内部电压的电压电平的参数信息等。
[0036]图1的控制器8例如在进行上电读出(POR)时，进行检查熔丝只读存储器块是否存在不良的处理。图3是示出第I实施方式的熔丝只读存储器块的不良检查处理的流程图。
[0037]在NAND型闪速存储器中，作为向存储器单元进行写入的方法，存在与SLC(SingleLevel Cell:单层单元)方式和MLC(Multi Level Cell:多层单元)方式中的任一方对应的方法，不过在本实施方式中采用SLC。其原因在于，由于MLC进行多值写入，所以读取余裕(read margin)较小，容易产生误读，因此，利用能够进行可靠性更高的读取的SLC来进行恪丝只读存储器块的不良检查。
[0038]首先，读取熔丝只读存储器块内的多条字线中的特定的字线上的多个存储器单元中存储的数据(步骤SI)。特定的字线基本上可以是任意字线，但希望将熔丝只读存储器块内的多条字线中的能尽可能高可靠性地读取数据的字线设为特定的字线。在本说明书中，对设特定的字线为WL15的例子进行说明。
[0039]接下来，使用在步骤SI中读取的数据，使存储器单元的擦除电平的阈值电压分布向擦除电平的相邻的A电平的阈值电压分布的方向偏移，进行是否变得不能正常读取的检查(以下记作E-to-A检测)(步骤S2)。上述步骤SI和S2对应于第I不良检测部。
[0040]作为E-to-A检测的具体方法，例如考虑以下这3种(E-to-A检测方法I?3)，也可以米用任意方法。
[0041]熔丝只读存储器块内的各字线例如与16K字节量的位线相连。这些位线按2K字节量的位线分割为分段(segment)。使用这些分段中的未使用的分段，在E-to-A检测中进行存储器单元的读取检查。
[0042]在E-to-A检测方法I中，在对未使用的分段的全部存储器单元进行了擦除的状态下，读取未使用的分段的全部存储器单元，如果不是擦除状态的数据“I”而是作为数据“O”读取的数据的数量超过预定值，则判断为E-to-A检测失败。
[0043]在E-to-A检测方法2中，在对熔丝只读存储器块内的未使用的分段中的特定的位线上的全部存储器单元进行了擦除的状态下，读取该全部存储器单元，如果作为数据“O”读取的数据的数量超过预定值，则判断为E-to-A检测失败。
[0044]在E-to-A检测方法3中，向熔丝只读存储器块内的未使用的分段的存储器单元写入互补数据，读取所写入的互补数据，如果互补数据的位逻辑发生了更换的数量超过预定值，则判断为E-to-A检测失败。
[0045]在通过上述E-to-A检测方法I?3中的任意一个进行的步骤S2的