半导体集成电路装置以及可穿戴装置的制造方法
【技术领域】
[0001]本发明涉及半导体集成电路装置以及可穿戴装置，特别涉及适合于低功耗化的半导体集成电路装置。
【背景技术】
[0002]作为可穿戴装置，有如智能手表那样在手腕上佩戴的便携终端装置。在这样的便携终端装置中，虽然通过从电池供给的电力来驱动，但尤其要求长时间进行动作。为了达成作为终端的功能和作为手表的功能，在便携终端装置内部，安装了内置了微型处理器(以下称为CPU:Central Processing Unit，中央处理装置)、存储器等的半导体集成电路装置(以下还简称为半导体装置)。
[0003]为了能够使便携终端装置长时间进行动作，考虑在便携终端装置内部，安装内置了以低速进行动作的低速CPU的半导体装置和内置了以高速进行动作的高速CPU的半导体装置。在该情况下，例如作为手表的功能通过低速CPU(子CPU)达成，作为终端的功能通过高速CPU(主CPU)达成。低速CPU以低速进行动作，所以功耗变低，所以能够延长便携终端装置的动作时间。
[0004]作为降低半导体装置的功耗的技术，已知DVFS(Dynamic Voltage and FrequencyScaling，动态电压和频率调节)。通过使用DVFS技术，使半导体装置的电源电压降低，使用于使该半导体装置进行动作的频率降低，从而能够降低半导体装置的功耗。由于能够降低半导体装置的功耗，所以能够延长便携终端装置的动作时间。
[0005]另外，作为降低半导体装置的功耗的技术，在例如专利文献I中记载了对半导体装置的基板施加基板偏置电压，而使用于使半导体装置进行动作的频率可变。
[0006]作为在半导体装置中内置的存储器，有静态型随机存取存储器(以下称为SRAM)。在例如专利文献2中记载了降低SRAM的功耗的技术。
[0007]专利文献I:日本特开2004-282776号公报
[0008]专利文献2:日本特开2003-132683号公报
【发明内容】
[0009]在使用2个半导体装置、即内置主CPU的半导体装置和内置子CPU的半导体装置的结构中，安装的半导体装置等的数量增加，担心便携终端装置的价格上升。另外，在使用DVFS技术的结构中，即使降低频率来进行低速动作，由泄漏电流等所致的待机电流未被降低，对于功耗降低，无法期待高的效果。进而，通过DVFS技术，可变更的频率的范围也仅为约50%左右，无法按位数的单位来变更频率，所以由此也无法期待对于低功耗的高的效果。
[0010]在变更对半导体装置的基板供给的基板偏置电压的结构中，难以使半导体装置稳定地动作。
[0011]在专利文献I以及2中，未记载能够在实现低功耗化的同时稳定地动作的半导体装置。
[0012]本发明的目的在于提供一种能够在实现低功耗化的同时稳定地动作的半导体装置。
[0013]本发明的上述目的以及其他目的和新的特征根据本说明书的记述以及附图将更加明确。
[0014]如果简单地说明在本申请中公开的发明中的代表性的发明的概要，则如下所述。
[0015]S卩，一种半导体集成电路装置，其特征在于，具备:第I电路;模式指定电路，指定第I电路的动作速度;第2电路，具有P型SOTB晶体管和N型SOTB晶体管，与第I电路连接；以及基板偏置电路，与模式指定电路连接，能够对P型SOTB晶体管以及N型SOTB晶体管供给第I基板偏置电压以及第2基板偏置电压。此处，在模式指定电路指定使第I电路以第I速度进行动作的第I动作模式时，基板偏置电路将第I基板偏置电压以及第2基板偏置电压供给到P型SOTB晶体管以及N型SOTB晶体管。另一方面，在模式指定电路指定以比第I速度更高速的第2速度使第I电路动作的第2动作模式时，基板偏置电路不向P型SOTB晶体管以及N型SOTB晶体管供给基板偏置电压。
[0016]此处，SOTB是指Silicon on Thin Buried Oxide(娃上薄埋氧化物)的简称，SOTB晶体管表示使用在硅基板上形成了极薄的绝缘膜和硅薄膜而得到的基板的晶体管。在SOTB晶体管中，形成漏极电流所流过的沟道的部位的沟道区域(硅薄膜的区域)的杂质浓度变低。因此，SOTB晶体管还被称为无掺杂晶体管。P型SOTB晶体管表示漏极电流所流过的沟道成为P型沟道的SOTB晶体管，N型SOTB晶体管表示漏极电流所流过的沟道成为N型沟道的SOTB晶体管。
[0017]在SOTB晶体管中，形成沟道的沟道区域(硅薄膜的区域)的杂质浓度低。因此，SOTB晶体管之间的阈值电压的波动小。即，P型SOTB晶体管之间的阈值电压的波动以及N型SOTB晶体管之间的阈值电压的波动小。由此，能够减少在供给了基板偏置电压时由于阈值电压的波动而错误地成为导通状态或者截止状态的P型SOTB晶体管和/或N型SOTB晶体管，能够提供一种即使供给基板偏置电压也稳定地动作的半导体装置。
[0018]另外，在被供给基板偏置电压的硅基板与成为沟道区域的硅薄膜的区域之间，介有绝缘膜，所以即使供给基板偏置电压，也能够防止在硅薄膜与硅基板之间流过泄漏电流。由此，即使供给基板偏置电压，也能够抑制功耗增加。即，能够提供在降低功耗的同时稳定地动作的半导体装置。
[0019]进而，在SOTB晶体管中，其阈值电压与所供给的基板偏置电压的值成比例地变化。因此，能够根据基板偏置电压的值，将P型SOTB晶体管以及N型SOTB晶体管分别容易地变更为期望的阈值电压。
[0020]作为被供给基板偏置电压的例子，叙述了硅基板。但是，在与硅薄膜对置的区域是例如形成于硅基板的阱区域的情况下，对该阱区域供给基板偏置电压。
[0021 ]另外，在本说明书中，将场效应晶体管简称为MOS晶体管，与SOTB晶体管相区分。在场效应晶体管中，也将沟道成为P沟道的MOS晶体管称为P型MOS晶体管，将沟道成为N型沟道的MOS晶体管称为N型MOS晶体管。
[0022]如果简单地说明通过在本申请中公开的发明中的代表性的发明得到的效果，则如以下所述。
[0023]能够提供一种能够在实现低功耗化的同时稳定地动作的半导体装置。
【附图说明】
[0024]图1是示出实施方式I的半导体装置的结构的框图。
[0025]图2是示出实施方式I的半导体装置的结构的电路图。
[0026]图3(A)以及(B)是示意地示出MOS晶体管以及SOTB晶体管的构造的剖面图。
[0027]图4是示出实施方式I的半导体装置的动作概念的说明图。
[0028]图5是示出实施方式I的P型SOTB晶体管以及N型SOTB晶体管的阈值电压的变化的特性图。
[0029]图6是示出通过基板偏置电路产生的基板偏置电压的变化的示意性的波形图。
[0030]图7是示出通过仿真求出的高速模式下的阈值电压和电源电压的关系的特性图。
[0031]图8是示出通过仿真求出的低速模式下的阈值电压和电源电压的关系的特性图。
[0032]图9是示出实施方式2的P型SOTB晶体管以及N型SOTB晶体管的特性的特性图。
[0033]符号说明
[0034]I:高速模式；2:低速模式；3:待机模式；10:半导体装置；23:基板偏置电路；23-Vsp、23-Vsn、23-Vmp、23-Vmn:基板偏置发生电路；24:系统控制器；26:CPU;12:模拟电路；30: SRAM; 36A、36B:时钟发生器；SPl、SP2: P型 SOTB 晶体管；SNl ?SN4: N型 SOTB 晶体管;MPl、MP2: P型MOS晶体管;MNl、MN2: N型MOS晶体管;MCOO?MCll:存储器单元。
【具体实施方式】
[0035]以下，根据附图，详细说明本发明的实施方式。另外，在用于说明实施方式的全部附图中，对相同部分原则上附加相同符号，原则上省略其反复的说明。
[0036](实施方式I)
[0037]〈半导体装置的整体结构〉
[0038]图1是示出实施方式I的半导体装置10的结构的框图。在该图中，单点划线所包围的块表示在I个半导体芯片上形成了的电路以及总线。半导体装置10具备CPU(中央处理装置:Central Processing Unit)26、GP1029、SRAM30、ADC31、R0M(Read Only Memory，只读存储器)32、I /F33、S/C24、I /022、10P28以及VBB-GEN23。此处，I /022表示输入输出电路，没有特别限制，具有在半导体装置10的外部与内部之间变换信号的电压电平的电路、进行信号的缓冲的电路等。
[0039]在图1中，GP1029是通用输入输出(General Purpose Input/Output)电路，微型处理器(CPU)26经由控制电路10P28访问GP1029XP1029根据来自CPU26的访问，经由输入输出电路1/022，在与半导体装置10的外部之间进行信息的发送接收，在与CPU26之间发送接收在与外部之间发送接收了的信息。
[0040]在图1中，SRAM30如上所述表示静态型随机存取存储器，与总线27连接。另外，ADC31表示模拟/数字变换电路(以下称为AD变换电路)，R0M32表示非易失性存储器，I/F33表示接口电路。AD变换电路ADC31、非易失性存储器R0M32以及接口电路I/F33分别与总线27连接。另外，CPU26也与总线27连接。CPU26经由总线27，访问到SRAM30、AD变换电路ADC31、非易失性存储器R0M32以及接口电路I/F33，在与它们之间进行信号的发送接收。
[0041 ]例如，CPU26从非易失性存储器R0M32经由总线27读出程序，依照读出了的程序执行处理。在该处理的执行过程中，CPU26使用SRAM30、AD变换电路ADC31以及接口电路I/F33。例如，CPU26使用接口电路I/F33，在与设置于半导体装置10的外部的装置之间，进行信息的发送接收。
[0042]在半导体装置10的外部，设置多个装置，但在图1中，例示了无线装置34和传感器35。在图1所示的例子中，接口电路I/F33没有特别限制，但具备针对无线装置34的接口电路和针对传感器35的接口电路。CPU26经由无线装置用的接口电路，访问无线装置34，使用无线装置34，通过无线信号进行信息的发送接收。另外，经由传感器用的接口电路访问传感器35，通过例如AD变换电路ADC31变换来自传感器35的信息而用于处理。
[0043]该实施方式的半导体装置10内置于可穿戴装置、例如智能手表。传感器35被用于测定佩戴智能手表的人体的体温等，并且无线装置34被用于将测定了的体温等发送到所谓智能手机等。当然，不限于这样的用途。例如，无线装置34还能够被用于与所谓1T(Internet of Things，物联网)设备以无线方式连接。
[0044]在该实施方式中，没有特别限制，但非易失性存储器R0M32是例如闪存存储器等可电改写的非易失性存储器。该非易失性存储器