具有局部电流吸收器的存储器装置的制造方法
【专利说明】具有局部电流吸收器的存储器装置
[0001 ] 分案申请相关信息
[0002]本申请是国际申请号为PCT/US2011/035928，申请日为2011年5月10日，优先权日为2010年5月12日，发明名称为“具有局部电流吸收器的存储器装置”的PCT申请进入中国国家阶段后申请号为201180023083.0的中国发明专利申请的分案申请。
技术领域
[0003]本发明大体上涉及具有局部电流吸收器的存储器装置。
【背景技术】
[0004]技术的进步已经产生了更小且更强大的计算装置。举例来说，当前存在多种便携式个人计算装置，包含无线计算装置，例如体积小、重量轻且易于由用户携带的便携式无线电话、个人数字助理(PDA)和寻呼装置。更具体来说，例如蜂窝式电话和因特网协议(IP)电话等便携式无线电话可经由无线网络传送话音和数据包。此外，许多此类无线电话包含并入其中的其它类型的装置。举例来说，无线电话还可包含数字照像机、数字摄像机、数字记录器和音频文件播放器。而且，此些无线电话可处理可执行指令，包含可用以接入因特网的软件应用程序，例如网页浏览器应用程序。因而，这些无线电话可包含强大的计算能力，且可使用存储器装置。
[0005]例如磁阻随机存取存储器(MRAM)等存储器装置可具有寄生电阻，S卩，设计材料中固有的电阻。在执行写入操作时，寄生电阻可能会产生更大的电流和功率要求，这通常是不合意的。
【发明内容】
[0006]本发明揭示一种自旋力矩转移MRAM(STT-MRAM)，其包含电流吸收器电路，所述电流吸收器电路提供到局部接地的位线放电路径。在特定实施方案中，电流吸收器电路可具有单个晶体管。在另一特定实施方案中，第二晶体管可使得测试模式信号能够选择性地停用到局部接地的位线放电路径。提供位线到局部接地的放电路径减少了与位线相关联的寄生电阻，且可在数据写入操作期间减少源极负载效应。
[0007]在特定实施例中，揭示一种电子装置。所述电子装置包含一个或一个以上写入驱动器。所述电子装置包含至少一个磁性隧道结(MTJ)，其耦合到位线且耦合到源极线。所述电子装置还包含具有单个晶体管的电流吸收器电路。所述单个晶体管耦合到位线且耦合到源极线。
[0008]在另一特定实施例中，所述电子装置包含至少一个电阻存储器，其耦合到位线且耦合到源极线。所述电子装置包含具有单个放电路径的电流吸收器电路。所述单个放电路径经配置以将位线耦合到局部接地。
[0009]在另一特定实施例中，一种方法包含在耦合到位线且耦合到源极线的磁性隧道结(MTJ)处起始第一写入操作。所述第一写入操作将第一电压施加到位线以在MTJ处存储第一数据值，且具有经由写入驱动器到接地的第一放电路径。所述方法包含在MTJ处起始第二写入操作。所述第二写入操作将第二电压施加到源极线以在MTJ处存储第二数据值，且具有经由电流吸收器电路到接地的第二放电路径。经由电流吸收器电路驱动器到接地的第二放电路径比经由写入驱动器到接地的第一放电路径短。
[0010]所揭示的实施例中的至少一者提供的一个特定优点是，与在电流吸收器电路未被激活时的寄生电阻相比，在电流吸收器电路被激活时写入操作的寄生电阻减小。所揭示的实施例中的至少一者提供的另一特定优点是，与在电流吸收器电路未被激活时相比，在电流吸收器电路被激活时写入操作的源极负载效应减小。
[0011]在审阅整个申请案之后将明白本发明的其它方面、优点和特征，所述整个申请案包含以下部分:【附图说明】、【具体实施方式】和权利要求书。
【附图说明】
[0012]图1是具有局部电流吸收器的存储器装置的第一说明性实施例的框图；
[0013]图2是具有局部电流吸收器的存储器装置的第二说明性实施例的框图；
[0014]图3是具有局部电流吸收器的存储器装置的第三说明性实施例的框图；
[0015]图4是提供局部放电路径的方法的流程图；
[0016]图5是制造具有包含局部电流吸收器的存储器装置的集成电路装置的方法的说明性实施例；以及
[0017]图6是包含局部电流吸收器的电子装置的说明性实施例。
【具体实施方式】
[0018]参看图1，揭示具有局部电流吸收器的存储器装置的第一说明性实施例的框图且将其大体上标示为100。存储器装置100包含写入驱动器102，其经由多路复用器104耦合到位线108且耦合到源极线110。存储器装置100包含至少一个磁性隧道结(MTJ)，例如耦合到位线108且经由第一存取晶体管126耦合到源极线110的第一 MTJ 120。第二 MTJ 121可耦合到位线108且经由第二存取晶体管127耦合到源极线110。第三MTJ 122可耦合到位线108且经由第三存取晶体管128耦合到源极线110。第四MTJ 123可耦合到位线108且经由第四存取晶体管129耦合到源极线110。包含单个晶体管130的电流吸收器电路106耦合到位线108且耦合到源极线110。
[0019]写入驱动器102可包含一个或一个以上写入驱动器，例如第一写入驱动器103和第二写入驱动器105。写入驱动器102可向位线108或源极线110提供写入电流。当执行写入操作时，写入驱动器102中的一者变高(例如，提供电压Vdd)以产生写入电流，且另一写入驱动器变低(例如，提供接地)。
[0020]多路复用器104可经配置以当在MTJ120到123中的一者或一者以上处执行写入操作时选择性地将写入驱动器102耦合到位线-源极线对，例如位线108和源极线110对。举例来说，多路复用器104可将第一写入驱动器103耦合到位线108或耦合到源极线110，且可将第二写入驱动器105耦合到位线108或耦合到源极线110。
[0021]MTJ 120到123中的每一者可至少包含自由层162、隧道势皇层164和钉扎层166。MTJ 120到123可在电流吸收器电路106与写入驱动器102之间耦合到位线108且耦合到源极线110。存取晶体管126到129可经配置以选择性地将MTJ 120到123中的一者或一者以上耦合到源极线110，例如响应于字线信号(未图示)。
[0022]电流吸收器电路106包含单个晶体管130。在特定实施例中，晶体管130具有小于或等于两微米的宽度。电流吸收器电路106可提供到接地131的路径以用于写入操作，借此减少来自写入驱动器102的写入电流采用的路径。举例来说，当对第四MTJ 123执行写入操作且存储器装置100中不存在电流吸收器电路106时，写入电流的路径可大约为位线108的长度的两倍，即从第一写入驱动器103到第四MTJ 123以及从第四MTJ 123到第二写入驱动器105。当对第四MTJ 123执行写入操作且存储器装置100中存在电流吸收器电路106时，写入电流的路径可大约为位线108的长度，即从第一写入驱动器103到第四MTJ 123以及从第四MTJ 123到接地131。因此，当对位置离写入驱动器102最远的MTJ(例如，第四MTJ 123)进行写入时，与在存储器装置100中不存在电流吸收器电路106时相比，电流吸收器电路106可将写入电流的路径减少大约百分之五十。减少写入电流的路径可减少写入操作的寄生电阻(例如，存储器装置100中使用的类型的材料中固有的电阻)，从而减少源极负载效应且减少用以执行写入操作的写入电流的量。
[0023]在操作中，当执行写入操作时，所述对写入驱动器102中的一个写入驱动器变高(例如，Vdd)且所述对写入驱动器102中的另一写入驱动器变低(例如，充当接地)。举例来说，当执行第一写入操作140时，第一写入驱动器103可变高且第二写入驱动器105可变低，从而致使写入电流经由多路复用器104从第一写入驱动器103流动到MTJ 120到123中的一者。依据哪条路径最短，写入电流可从MTJ 120到123中的一者流动到第二写入驱动器105或电流吸收器电路106。为了说明，在对第一MTJ 120执行第一写入操作140时，写入电流可从第一写入驱动器103穿过多路复用器104、源极线110和第一存取晶体管126流动到第一 MTJ 120。从第一 MTJ 120，写入电流可流动到位线108，穿过多路复用器104到达第二写入驱动器105，因为从第一 MTJ 120到第二写入驱动器105的路径比从第一 MTJ 120到电流吸收器电路106的路径短。作为第二说明，在对第四MTJ 123执行第一写入操作140时，写入电流可从第一写入驱动器103穿过多路复用器104、源极线110和第四存取晶体管129流动到第四MTJ 123。从第四MTJ 123，写入电流可流动到位线108到达电流吸收器电路106，因为从第四MTJ 123到第二写入驱动器105的路径比从第四MTJ 123到电流吸收器电路106的路径长。
[0024]当执行第二写入操作141时，第二写入驱动器105可变高且第一写入驱动器103可变低，从而致使写入电流经由多路复用器104从第二写入驱动器105流动到MTJ 120到123中的一者。写入电流将从MTJ 120到123中的一者流动到第一写入驱动器103，因为电流吸收器电路106提供到位线108而不是到源极线110的放电路径。为了说明，在对第一MTJ 120执行第二写入操作141时，写入电流可从第二写入驱动器105穿过多路复用器104、位线108流动到第一 MTJ 120。从第一 M