果是则结束，如果否则返回至步骤b32。
[0031] 依照本发明的存储器错误检测方法及装置，对在页缓冲器和IO缓冲器之间构建的 内部错误检测单元W及检测流程进行优化，采用预加载参考数据技术结合页面缓冲器内部 比较机制，简化错误检测单元设计，缩短测试时间，提高测试效率。
【附图说明】
[0032] W下参照附图来详细说明本发明的技术方案，其中：
[0033] 图1为一种存储器错误检测结构示意图；
[0034] 图2为图1所示的错误检测方法的流程图；
[0035] 图3为一种改进的存储器错误检测架构示意图；
[0036] 图4为图3所示的错误检测方法的整体流程图；
[0037] 图5为本发明的改进型存储器错误检测方法的整体流程图；
[0038] 图6为图5所使用的页缓冲器的分段示意图；
[0039] 图7为图5所使用的寄存器的示意图；
[0040]图8为图5所示整体流程图对应的具体各个步骤；
[0041 ]图9为图5所示检测方法工作时的时序图；
[0042] 图10为本发明的改进型存储器错误检测装置的具体电路结构。
【具体实施方式】
[0043] W下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技 术效果，公开了能够简易、快速进行错误检测的存储器错误检测方法及装置。需要指出的 是，类似的附图标记表示类似的结构，本申请中所用的术语"第一"、"第二"、"上"、"下"等等 可用于修饰各种器件结构或制造工序。运些修饰除非特别说明并非暗示所修饰器件结构或 制造工序的空间、次序或层级关系。
[0044] 本发明的存储器错误检测装置的整体基本架构如图3所示，包括电压发生器、解码 器、存储器单元阵列、控制器、页缓冲器、输入/输出（I/O)缓冲器、W及本发明特有的错误检 巧峰元化DU)，其中控制器包括抓U寄存器和指令/巧聯接口。I/O缓冲器从装置外获取测试 指令并输送至指令/测试接口，在控制器向电压发生器发送的控制信号VG_signal、W及向 解码器发送的控制信号DEC_signal的控制下，电压发生器发出的电信号经过解码器变为字 线(WL)控制信号并输送至存储器单元阵列，同时控制器向页缓冲器发送页选择信号PB_ signal,页缓冲器向存储器单元阵列发送位线(BL)信号W与WL结合而获取阵列中某个行列 的具体单元数值，并返回至页缓冲器中，EDU在控制器发送的抓ILsignal控制信号的控制下 对页缓冲器进行错误检测并将检测是否通过W及哪些数据位有错误等结果W信号EDU_ fee化ack (可包含对应不同信息的多个数值)返回至控制器，如果检测通过，控制器中邸U寄 存器数据可通过I/O缓冲器输出结果。
[0045] 图5为依照本发明的利用图3所示架构对于图4所示流程的具体改进的示意图。首 先装载测试数据并编程到待测存储单元，例如经由IO缓冲器、页缓冲器将测试数据编程到 存储器单元阵列中。然后采用图3所示架构的忍片进行片上错误检测，具体包括W下步骤： (1)可选的，从输入/输出缓冲器(IO)向页面缓冲器(PB)预加载标准参考数据；（2)从存储单 元读取数据至PB; (3)在PB中比较每位数据是否一致，并在邸U中对结果进行计数。最后读取 EDU寄存器，也即通过读取控制器中相关寄存器(例如通过/故障状态寄存器）的数值，直接 获取错误检测结果。
[0046] W上流程适用于通用测试情况，对于已经预加载过标准参考数据的忍片，采用相 同的数据图样测试其他页时，可W跳过加载参考数据步骤，从而缩短时间，提高测试效率。 切换测试数据图样时，只需将预加载标记寄存器清零，即可加载新的参考数据执行检测流 程D
[0047] 由于采用预加载参考数据技术^及口8内部比较机制，因此本方法具有较明显的优 占. y ?、、?
[0048] 1)预加载参考数据技术，即在首次测试忍片某页时加载参考数据，采用相同的数 据图样测试其他页时，可W复用已经加载过的标准参考数据。因此测试其他页时可W跳过 加载流程，从而缩短操作时间，提高测试效率。
[0049] 2)对于已经预加载过参考数据的忍片，切换测试数据图样时，只需要进行一定设 置，即可加载新的参考数据执行检测流程。
[0050] 3)由于采用预加载参考数据技术，加载和读取过程分别进行，无需采用写时钟驱 动读取操作，降低错误检测单元设计复杂度。
[0051] 4)由于利用PB内部比较功能，无需在错误检测单元中设计比较逻辑，进一步简化 错误检测单元。
[0052] 5)错误检测单元是独立于忍片读写通路的设计，不会对忍片的其他读写操作带来 影响。
[0053] 图6示出了根据ECC纠错及筛选具体需求，将图3中页缓存器分为了区段0至区段 S--I共S个区段(例如8 = 32,64,128,256-0。对应的，图7示出了图3中EDU寄存器的具体结 构，包括多个错误位计数寄存器，由至少一个故障阔值寄存器、至少一个通过/故障状态寄 存器、至少一个通过/故障标记寄存器共同构成的检测状态寄存器，W及其他错误信息寄存 器。其中，错误位计数寄存器总数目与图6所示的页缓冲器的分段数目相同均为S，并且每个 错误位计数寄存器与区段依次对应。例如，第M个寄存器对应区段M页缓冲器出错位数的统 计结果。故障阔值寄存器用于存储各个页缓冲器各个区段可接受的出错位数的上/下限值 (阔值），W便稍后用于比较确定是否发生故障。通过/故障状态寄存器、通过/故障标记寄存 器记录了该区段、该页是否通过检测。例如第M个区段的错误位数统计完成后，与故障阔值 的值比较，结果存储到通过/故障状态寄存器的第M位。其他错误信息寄存器至少包含错误 位地址的信息等。值得注意的是，本申请在寄存器阵列中额外地增添了预加载标志（标志 位)寄存器(PreLoad Flag,PLF)，用于记录忍片是否已经加载过参考数据。
[0054] 图8示出了依照本发明一个优选实施例的、用于执行图5所示整体流程的具体步 骤。
[0055] 首先，等待接收或判断是否接收到错误检测指令。如果否，进入空闲循环等待，直 至(通过图3所示的I/O缓冲器和指令/现聯接口）接收到错误检测指令。
[0056] 如果是，则进一步检测预加载标记(PreLoad Flag)是否为真。如果为真，则跳过预 加载参考数据的步骤而执行从单元向PB读取测试数据等后续步骤。如果为假，则执行预加 载参考数据的步骤，从IO向PB加载标准参考数据，然后将预加载标记(寄存器)置位。
[0057] 接着从存储单元向页缓冲器读取测试数据。例如在控制器向电压发生器发送的控 制信号VG_signal、W及向解码器发送的控制信号DEC_signal的控制下，电压发生器发出的 电信号经过解码器变为字线(WL)控制信号并输送至存储器单元阵列，同时控制器向页缓冲 器发送页选择信号PB_signal，页缓冲器向存储器单元阵列发送位线(BL)信号W与WL结合 而获取阵列中某个行列的具体单元数值，并返回至页缓冲器中。
[0058] 然后，在页缓冲器(PB)中执行比较步骤，也即将所读取的测试数据与预加载的参 考数据进行诸位比对，判定每位数据是否一致。
[0059] 接着，从页缓冲器向错误检测单元化DU)读取上述比较的结果数据。
[0060] 随后，对结果进行计数处理，例如错误位计数。此后，列地址递增，并判断是否超过 了当前区段，如果没有，则返回至比较结果数据步骤，循环直至列地址超过了当前区段。也 即，上述步骤W内部时钟为周期，每次完成m位结果数据的错误位数求和和累计。通过循环 执行，直到完成每个区段中所有数据的比较。
[0061] 判定超过当前区段、也即完成了当前区段中所有数据的比较之后，判定错误是否 大于(故障阔值寄存器中所存储的）阔值，如果是则设置故障状态，如果否则设置通过状态， 也即改写通过/故障状态寄存器。随后，存储故障信息、计数器复位、区段编号递增。判定是 否超过最后区段(S--I)，如果是则流程结束，如果否则返回至读取/加载步骤W循环执行， 直至所有区段中所有数据均比较完成。
[0062] 图9示出了图8所示流程中各个信号对应的时序图，其中WEB为写使能信号，ALE地 址锁存使能信号，CLE指令锁存使能信号，I/O表示输入/输出缓冲器的信号，R/B表示存储器 是否空闲的状态信号。本时序图所示过程默认Preload Flag未置位，即首次测试忍片，因此 包含预加载参考数据操作；在测试该忍片其他页时，除了无需预加载操作外，其余操作类 似。切换测试数据图样时，只需将预加载标记寄存器清零，即可加载新的参考数据执行检测 流程。
[0063] 图10示出了本发明的错误检测装置的具体架构的示意性电路图。其中，核屯、单元 对应于图3中存储器阵列中的各个单元，页缓冲器包括PBi、PB2……PBiW等多个子