资料存储型闪存优化译码使能装置的制造方法
【技术领域】
[0001] 本实用新型涉及存储器读写操作的技术领域，特别是涉及一种资料存储型闪存优 化译码使能装置。
【背景技术】
[0002] 随着电子产品的不断发展，芯片技术也在发生着巨大的变化。资料存储型闪存作 为闪存的一种，由于其内部非线性宏单元模式为固态大容量内存的实现提供了廉价有效的 解决方案。资料存储型闪存存储器具有容量较大，改写速度快等优点，适用于大量数据的存 储，因而在业界得到了越来越广泛的应用，如嵌入式产品中包括数码相机、MP3随身听记忆 卡、体积小巧的U盘等。
[0003] 但资料存储型闪存在其应用领域也存在一定的不足。由于资料存储型闪存中会出 现已坏的存储单元，进而需要采用其他存储单元进行替换。这中情况下会造成闪存中列地 址与替换的存储单元的地址在读取过程中造成速度的差异，并进而造成地址比对的差异及 译码的错误，最终导致对错误字节进行操作。 【实用新型内容】
[0004] 针对以上不足，本实用新型提出了一种资料存储型闪存优化译码使能装置。该装 置通过对列地址与替换的存储单元的地址比对与及列地址输入进行控制，从而降低了对错 误字节操作现象的发生。
[0005] 为实现以上技术方案，本实用新型提出了一种资料存储型闪存优化译码使能装 置，其特征在于，包括，第一反相器，第二反相器、第三反相器、第一与非门、第二与非门、第 三与非门、第四与非门和或非门；
[0006] 其中，所述第一反相器输入端与芯片内部地址比对电路电连接，输出端与第一与 非门的第一输入端电连接；所述第一与非门的第二输入端接入控制使能信号；
[0007] 所述第二与非门、第三与非门及第四与非门输入端接入列地址，第二与非门输出 端与所述第二反相器输入端电连接；第三与非门输出端与所述第三反相器输入端电连接；
[0008] 所述第四与非门输出端与所述或非门的第一输入端电连接，所述或非门的第二输 入端接入控制使能信号；
[0009] 所述第一与非门、第二反相器、第三反相器和或非门的输出端与灵敏放大器控制 器的输入端电连接。
[0010] 进一步的，所述第二与非门、第三与非门和第四与非门均为多输入与非门，用于接 收多位列地址。
[0011] 进一步的，所述第一与非门的第二输入端与或非门的第二输入端分别与所述资料 存储型闪存内部电路相连，用于接收控制使能信号。
[0012] 进一步的，所述灵敏放大器控制器通过连接所述第一与非门、第二反相器、第三反 相器和或非门的输出端，用于对第一与非门、第二反相器、第三反相器和或非门的输出结果 进行操作，做进一步判断。
[0013] 进一步的，所述第二与非门、第三与非门和第四与非门与资料存储型闪存的状态 机相连，用于接收所述列地址。
[0014] 本实用新型通过采用加入控制使能信号，并使其与列地址以、列地址与替换存储 单元地址的比对结果进行逻辑运算，进行控制写入过程中是否加入替换存储单元并进行状 态检测，进而避免了地址比对的差异造成的译码的错误，最终导致对错误字节进行操作的 情况的发生。
【附图说明】
[0015] 图1是本实用新型实施例提供的一种资料存储型闪存优化译码使能装置的结构 示意图。
【具体实施方式】
[0016] 下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处 所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说 明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部内容。
[0017] 图1是本实用新型实施例提供的一种资料存储型闪存优化译码使能装置的结构 示意图。如图1所述，一种资料存储型闪存优化译码使能装置，其特征在于，包括，第一反 相器101，第二反相器102、第三反相器103、第一与非门104、第二与非门105、第三与非门 106、第四与非门107和或非门108 ;
[0018] 其中，第一反相器101输入端与芯片内部地址比对电路112电连接，输出端与第一 与非门104的第一输入端电连接；第一与非门104的第二输入端接入控制使能信号；
[0019] 第二与非门105、第三与非门106及第四与非门107输入端接入列地址，第二与非 门105输出端与第二反相器102输入端电连接；第三与非门106输出端与第三反相器103 输入端电连接；
[0020] 第四与非门107输出端与或非门108的第一输入端电连接，或非门108的第二输 入端接入控制使能信号；
[0021] 第一与非门104、第二反相器102、第三反相器103和或非门108的输出端与灵敏 放大器控制器111的输入端电连接。
[0022] 其中，第一反相器101、第二反相器102和第三反相器103的作用在于输出一个与 原输入信号相反的信号。
[0023] 如输入信号为A，输出信号则为J。_
[0024] 第一与非门104、第二与非门105、第三与非门106及第四与非门107的作用在于 接收两个逻辑信号进行逻辑与运算并将得到的逻辑信号进行取反后进行输出。
[0025] 如输入信号为A、B，则输出信号则为顧_。
[0026] 或非门108的作用在于接收两个逻辑信号进行逻辑或运算并计算得到逻辑信号 进行取反后进行输出。
[0027] 如输入信号A、B，则输出信号则为3 + F。
[0028] 芯片内部地址比对电路112用于对列地址和需要进行替换的存储单元的地址进 行比对，并将结果进行输出。
[0029] 这里值得一提的是，列地址与需要进行替换的存储单元的地址进行比对是资料存 储型闪存优化译码的一个必要的过程，在实际的应用过程中，芯片内部地址将比对结果常 置为0。
[0030] 第二与非门105、第三与非门106和第四与非门107均为多输入与非门，用于接收 多位列地址。
[0031] 其中，列地址来自于资料存储型闪存的状态机。值得一提的是，资料存储型闪存中 状态机用于将不同类型的输入信号进行处理后进行输出。
[0032] 现有技术中，第二与非门105、第三与非门106和第四与非门107均采用四输入的 逻辑与非门，因此第二与非门105、第三与非门106和第四与非门107可接收状态机中1-12 位的列地址，即第二与非门105接收1-4为列地址，第三与非门接收5-8位列地址，第四非 门接收9-12位列地址。
[0033] 第一与非门104的第二输入端与或非门108的第二输入端分别与资料存储型闪存 内部电路109相连，用于接收控制使能信号X。
[0034] 值得一提的是，资料存储型闪存内部电路109与外部处理器相连，该处理器用于 向资料存储型闪存发送处理命令。处理器发送的命令经内部电路109输出后即为控制使能 信号X。
[0035] 灵敏放大器控制器111通过连接第一与非门104、第二反相器102、第三反相器103 和或非门108的输出端，用于对第一与非门104、第二反相器102、第三反相器103和或非门 108的输出结果进行进一步判断，并根据判断结果选择对应存储单元。
[0036] 其中，第一与非门104的第一输入端接入的为列地址与需要进行替换的存储单元 的地址进行比对结果B，第二输入端接入的是控制使能信号X，该信号为低电平有效；
[0037] 其中比对结果B常置为0,而控制使能信号X为0时表示本实用新型装置加 入控制使能信号；若控制使能信号X为1时，表示本实用新型装置既不加入控制使能 信号。第二反相器102接入的是列地址第1-4位4、A 2、AjPA4的逻辑与非运算结果：
[0038] 第三反相器103接入的是