垂直半导体装置的制作方法

本说明书公开了一种垂直半导体装置，其包括形成在半导体基板的前表面上的前表面电极和形成在半导体基板的后表面上的后表面电极，并且该垂直半导体装置能够改变前表面电极和后表面电极之间的电阻。具体地，公开了一种包括形成有用于改变电阻的半导体结构的元件区和围绕该元件区的外围区的垂直半导体装置。

背景技术：

已知这样的垂直半导体装置：被施加到栅电极的电压改变前表面电极和后表面电极之间的电阻。MOS包括分离源极区和漂移区的主体区，以及隔着栅极绝缘膜而与主体区对置的栅电极。或者，IGBT包括分离发射区和漂移区的主体区，以及隔着栅极绝缘膜而与主体区对置的栅电极。在任一情况下，它们包括分离前表面侧第一导电型区(源极区或发射区)和后表面侧第一导电型区(漂移区)的第二导电型区(主体区)，以及隔着栅极绝缘膜而与第二导电型区对置的栅电极。当导通电压被施加到栅电极时，第二导电型区(主体区)中隔着栅极绝缘膜而与栅电极对置的范围被反转成第一导电型，并且，前表面电极和后表面电极之间的电阻减小。

当施加在前表面电极和后表面电极之间的电压增加时，即使导通电压未被施加到栅电极，也出现电流在前表面电极和后表面电极之间流动的现象。在本说明书中这种现象被称为耐压的突破。为了提高耐压，已经对形成在元件区中的半导体结构做出了各种改进。

当施加在前表面电极和后表面电极之间的电压增加时，即使形成在元件区中的半导体结构进行了改进，电流也通过半导体基板的外围区在前表面电极和后表面电极之间流动。为了提高耐压，外围区中的半导体结构也需要改进。

在专利文献1和2中公开了一种在与半导体基板的前表面对置的范围内 形成围绕元件区的第二导电型杂质区的技术。由于其围绕元件区，因此其为环形。根据在专利文献1和2中的技术，多个环状区多重地布置在元件区周围。在本说明书中这种技术被称为保护环结构。布置在外围区中的保护环结构提高外围区中的耐压。

在专利文献1的图9中，为了进一步提高除了保护环结构之外的外围区的耐压，公开了一种在后表面侧第一导电型区(漂移区)的中间深度处形成第二导电型区(在专利文献1中称之为P+电位固定层)的技术。根据专利文献1中的技术，多个第二导电型区被间隔地布置(即，在相互分开的位置)。

在专利文献2中，为了提高除了保护环结构之外的外围区的耐压，公开了一种在与半导体基板的前表面对置的范围内形成第二导电型杂质层(专利文献2这被称为resurf层)的技术。resurf层和保护环两者均是第二导电型，然而，因为前者的杂质浓度比比后者的杂质浓度比更薄，所以，可以将resurf层与保护环区分开来。在专利文献2中，保护环结构形成在resurf层所包围的范围内。

引文列表

专利文献

【专利文献1】日本专利申请公开第2007-311822号

【专利文献2】日本专利申请公开第2003-101039号

技术实现要素：

问题的解决方案

为了保护半导体装置免于破损，有必要提高在外围区中的耐压。

根据专利文献1所描述的结构“在后表面侧第一导电型区的中间深度处间隔地设置保护环结构和多个第二导电型区”，耗尽层无法从间隔的第二导电型区与后表面侧第一导电型区之间的界面充分地形成。因此，其不能充分提高外围区中的耐压。

在专利文献2中描述的“在resurf层中设置保护环结构”的结构，也不能充分提高外围区中的耐压。其提出了一个问题，尤其是当半导体基板是由 SiC形成时，由于resurf层的电阻高，所以耗尽层不会在resurf层中扩展。

本说明书中提出了一种充分提高外围区的耐压的半导体结构。

解决问题的手段

本说明书公开的半导体装置包括元件区和当半导体基板处于平面视图时围绕元件区的外围区。

元件区包括：形成在半导体基板的前表面上的前表面电极，形成在半导体基板的后表面上的后表面电极，向前表面电极导通的前表面侧第一导电型区(在MOS中其为源极区，在IGBT中其为发射极区)，向后表面电极导通的后表面侧第一导电型区(漂移区)，将所述前表面侧第一导电型区和所述后表面侧第一导电型区分离的第二导电型区(主体区)，以及栅电极，栅电极在将所述前表面侧第一导电型区和所述后表面侧第一导电型区分离的位置处隔着栅极绝缘膜而与所述第二导电型区对置。通过上述的半导体结构，栅电极的电压改变前表面电极和后表面电极之间的电阻。

本说明书中公开的半导体装置的外围区包括形成在与半导体基板的前表面对置的范围内的第二导电型低杂质浓度层和在与半导体基板的前表面对置的范围内围绕元件区的第二导电型高杂质浓度环状区的多重结构。形成在外围区的第二导电型层以及第二导电型环状区均包括第二导电型杂质，但是，前者的杂质浓度比比后者的杂质浓度比更薄。在本说明书中，前者被称为第二导电型低杂质浓度层，而后者被称为第二导电型高杂质浓度环状区。

在专利文献2中描述了在半导体装置的外围区中面向半导体基板的前表面的范围内形成第二导电型低杂质浓度层和第二导电型高杂质浓度环状区的技术，然而，这种技术不足以改善外围区中的耐压。研究之后，可确定其原因。

第二导电型低杂质浓度层具有低杂质浓度比和高电阻。第二导电型高杂质浓度环状区形成在第二导电型低杂质浓度层中，且高浓度比的环状区的电阻较低。形成第二导电型高杂质浓度环状区的范围比形成第二导电型低杂质浓度层的范围更浅。第二导电型低杂质浓度层的深部处的电势变得与第二导电型高杂质浓度环状区的电势有很大不同。一旦第二导电型低杂质浓度层的深部的电势不由第二导电型高杂质浓度环状区的电势来调节，则难以通过使 用第二导电型低杂质浓度层连同第二导电型高杂质浓度环状区一起在提高耐压上获得足够的效果。根据传统的技术，将第二导电型低杂质浓度层与第二导电型高杂质浓度环状区一起使用，但是，后者比前者更浅，因此，发现并没有得到预期的效果。

本说明书中所公开的技术是基于上述发现被创建的。根据本说明书中公开的半导体装置，第二导电型高杂质浓度环状区比第二导电型低杂质浓度层更深地延伸到后表面侧。

根据上述半导体装置，“第二导电型低杂质浓度层和第二导电型高杂质浓度环状区”的组合形成于半导体基板的外围区中，其中具有低电阻的第二导电型高杂质浓度环状区比具有高电阻的第二导电型低杂质浓度层延伸得更深。

根据上述结构，具有低电阻的第二导电型高杂质浓度环状区到达具有高电阻的第二导电型低杂质浓度层的深部，其中第二导电型低杂质浓度层的深部的电势被第二导电型高杂质浓度环状区的电势调节。然后，使用第二导电型低杂质浓度层与第二导电型高杂质浓度环状区的技术按预期运作，其中耗尽层在第二导电型低杂质浓度层的宽阔的范围内扩展。因此，在外围区中的耐压充分得以改善。

理想的是，第二导电型低杂质浓度层向前表面电极导通。为了做到这一点，第二导电型高杂质浓度区形成在第二导电型低杂质浓度层的部分前表面上，使得其与表面电极形成欧姆接触。在这种情况下，理想地，第二导电型高杂质浓度区的深度小于第二导电型低杂质浓度层的深度，第二导电型低杂质浓度层的深度小于第二导电型高杂质浓度环状区的深度。

此外，理想的是第二导电型高杂质浓度区的杂质浓度比大于第二导电型高杂质浓度环状区的杂质浓度比，第二导电型高杂质浓度环状区的杂质浓度比大于第二导电型低杂质浓度层的杂质浓度比。

附图说明

[图1]是实施例1的半导体装置的从元件区延伸到外围区的范围的横截面图。

[图2]是实施例2的半导体装置的从元件区延伸到外围区的范围的横截面图。

[图3]是实施例3的半导体装置的从元件区延伸到外围区的范围的横截面图。

[图4]是示出外围区的耐压、resurf层的深度及保护环的深度之间的关系的曲线图。

[图5]是示出外围区的耐压、接触区的杂质浓度比、resurf层的杂质浓度比，以及保护环的杂质浓度比之间的关系的曲线图。

具体实施例

本说明书中公开的技术特征在下文列出。下面分别说明的事项具有各自的技术实用性。

(第一特征)半导体基板是SiC且半导体装置是MOS。在本说明书中，第一导电型是n型而第二导电型是p型。在元件区中，叠层结构从半导体基板的前表面到后表面形成，其中，前表面侧第一导电型区(n型源极区)，第二导电型区(p型主体区)，后表面侧第一导电型区(n型漂移区)和第一导电型区(n型漏极区)依此次序层叠。穿过n型源极区和p型主体区而到达n型漂移区的沟槽从半导体基板的前表面形成。该沟槽的壁覆盖有栅极绝缘膜且沟槽栅电极填充于该沟槽中。

(第二特征)形成在外围区中的第二导电型(p型)杂质低浓度层延续至到p型主体区，其被称为resurf层。第二导电型高杂质浓度环状区多重地围绕元件区，其被称为保护环。

(第三特征)半导体基板由SiC形成，与前表面电极形成欧姆接触的第二导电型高杂质浓度区形成在第二导电型低杂质浓度层的部分表面上。第二导电型高杂质浓度区的杂质浓度比大于第二导电型高杂质浓度环状区的杂质浓度比，第二导电型高杂质浓度环状区的杂质浓度比大于第二导电型低杂质浓度层的杂质浓度比。

[实施例]

图1是从操作为MOS的实施例1的垂直半导体装置2的元件区4延伸到 外围区6的区域的横截面图。参考标号8表示半导体基板9的外周。元件区4连续地延伸到图1的左侧。半导体基板9是由SiC形成的。

参考标号10是形成于半导体基板9的前表面上的前表面电极，其成为MOS的源电极。参考标号18是形成于半导体基板9的后表面上的后表面电极，其成为MOS的漏电极。

沟槽从半导体基板9的前表面延伸到后表面。沟槽的壁覆盖有栅极绝缘膜24，并且沟槽栅电极26被填充于其中。

从半导体基板的前表面侧按源极区20、主体区12以及漂移区14这一顺序层叠形成的层叠结构形成在隔着栅极绝缘膜24而与沟槽栅电极26的侧面对置的位置上。在此实施例中，第一导电型是n型，第二导电型是p型。源极区20是n型，并且是前表面侧第一导电型区的实施例。主体区12是p型，并且是第二导电型区的实施例。漂移区14是n型，并且是后表面侧第一导电型区的实施例。漏极区16形成在漂移区14和后表面电极(漏电极)18之间。漏极区16是n型，并且是第一导电型区的实施例。主体区12与沟槽栅电极26的侧面对置，通过栅极绝缘膜24分离源极区20和漂移区14。参考标号22是与前表面电极(源电极)10形成欧姆接触的主体接触层，将主体区12的电位保持在源极电位。

源极区20的杂质浓度足够高以与前表面电极(源电极)10形成欧姆接触。当正电压被施加到沟槽栅电极26时，主体区12的杂质浓度是如此之低以至于在隔着栅极绝缘膜24而与沟槽栅电极26的侧面对置的范围被反转为n型。当没有施加电压到沟槽栅电极26时，漂移区14的杂质浓度是如此之低以至于耗尽层从主体区12和漂移区14的界面延伸至漂移区14的大的范围。漏极区16的杂质浓度足够浓以与后表面电极(漏电极)18形成欧姆接触。

通过上述的半导体结构中，当正电压被施加到沟槽栅电极26时，主体区12的部分被反转为n型，主体区12的该部分是隔着栅极绝缘膜24而与沟槽栅电极26的侧面对置的范围，降低了前表面电极(源电极)10和后表面电极(漏电极)18之间的电阻。当未施加正电压到沟槽栅电极26时，耗尽层从主体区12和漂移区14的界面扩展至主体区12和漂移区14的大的范围中， 在该大的范围内有可能获得高的耐压。

外围耐压结构形成在半导体基板9的外周侧而不是最外的沟槽。在本说明书中，最外的沟槽以内的范围被称为元件区4，而最外沟槽以外的范围被称为外围区6。

在外围区6中，形成有resurf层32和一组保护环30。为便于说明，参考标号30仅用于保护环的一部分。resurf层32是p型并且其杂质浓度比小于保护环组30的杂质浓度比。resurf层32是第二导电型低杂质浓度层的实施例。resurf层32的杂质浓度比可以是均匀的，但是，随着其接近半导体基板9的外周8，其可以逐渐变薄。各个防护环30也是p型的，且为第二导电型高杂质浓度环状区的实施例。形成有多个保护环30。多个保护环30多重地包围元件区4。最外的保护环30b形成在resurf层32外侧。可以不存在形成在resurf层32外侧的保护环，或者可以形成一个或多个保护环。半导体基板9的表面在外围区6中覆盖有绝缘膜28。n型高杂质浓度区36在与半导体基板的外周8相接触的位置处形成在前表面侧。接触区23形成在邻近最外的沟槽的外侧的范围内。接触区23的部分表面未覆盖绝缘膜28，并且与前表面电极10形成欧姆接触。

各个保护环30比resurf层32更深地延伸到后表面侧。这就是说，保护环30比resurf层32形成得更深。resurf层32是高电阻且电位不会变得均匀。在resurf层32中发生电位分布。相反，保护环30是低电阻且电位变得均匀。然而，相邻的保护环的电位是不同的。如图1所示，当具有低电阻保护环30深入地伸入具有高电阻的resurf层32时，在resurf层32的深部处的电位由保护环30的电位调节。接着，耗尽层扩展至resurf层32的大范围。发生了预期的resurf层32提高了外围区6中的耐压的现象，并且外围区6的耐压得到提高。

由于磷的扩散长度可以较短，因此，接触区23和resurf层32是通过注入磷而制造的。保护环30可以通过注入磷来制造，但是，更有利的是因为深的扩散而通过注入硼来制造它们。

图4所示的纵轴表示形成的保护环30的深度，表明随着其向下延伸而变得更厚。横轴表示外围区6的耐压。如图4所示，可以证明保护环30形成得 越深，耐压增加得越多。可以理解的是，如果其形成得比resurf层32的厚度更深，即，保护环30比resurf层32更长地延伸至后表面侧，则耐压更有效地提高。

经证明，根据常规结构，保护环30比resurf层32更薄，并且resurf层32在改善耐压方面不是有效的。

图5示出了当护环30的杂质浓度比改变时图4的点P处的耐压。保护环30的杂质浓度比明显地影响了耐压。这证明当其大于resurf层32的杂质浓度比且小于接触区23的杂质浓度比时，resurf层32在改善耐压上足够有效。

(实施例2)

如图2所示，在实施例2的半导体装置的外围区6中，p型层40形成在漂移区14的中间深度处。p型层40被n型漂移区14包围而浮置。p型层40是第二导电型浮置层的实施例。p型层40从元件区4与外围区6的边界位置A在最外的保护环30b的现有位置B连续地形成。与实施例1相同的部分使用相同的标号，以便省略重复的描述。

理想地，第二导电型浮置层(p型层)40从最内的保护环的内侧位置连续而无间断地延伸到resurf层的外周位置。理想地，当最外的保护环位于比resurf层的外周侧上的位置更靠近内侧的内周侧时，它连续无间断地延伸到最外的保护环上的位置。

与p型浮置层40一起使用比resurf层32更深的保护环组30进一步提高了外围区的耐压。

(实施例3)

如图3所示，平面栅电极26可以用作栅电极。与实施例1相同的部分使用相同的标号，以便省略重复的描述。在本实施例中，另外，当正电压被施加到平面栅电极26时，在主体区12中形成反转层，反转层定位成将源极区20和漏极区14分离，以减小前表面电极10和后表面电极18之间的电阻。在使用平面栅电极26的垂直半导体装置的情况下，当resurf层32被设置在外围区中以形成比resurf层32更深的保护环组30时，半导体装置的耐压被提高。

前面，已经详细描述本发明的具体实例，然而，这些仅仅是说明，它们 不限制权利要求的范围。在权利要求的范围中记载的技术包括上面所描述的各具体实例的各种变型和修改。

例如，第一导电型可以是p型，而第二导电型可以是n型。此外，其也可以应用到IGBT来代替MOS。

在本说明书或附图中描述的技术要素通过它们本身或它们的组合表现出技术实用性，并且它们不限于在申请时的权利要求的组合。此外，在本说明书或附图中例举的技术能够同时实现多个目的，并且通过其本身实现其中一个而具有技术实用性。

[附图标记的说明]

2：操作为MOS的垂直半导体装置

4：元件区

6：外围区

8：半导体基板的外周

9：半导体基板

10：前表面电极(源电极)

12：第二导电型区(p型主体区)

14：后表面侧第一导电型区(n型漂移区)

16：第一导电型区(n型漏极区)

18：后表面电极(漏电极)

20：前表面侧第一导电型区(n型源极区)

22：主体接触层

24：栅极绝缘膜

26：沟槽栅电极

30：第二导电型高杂质浓度环状区(保护环)

32：第二导电型低杂质浓度层(resurf层)

36：第一导电型区

40：第二导电型浮置层(p型浮置层)