高频水平双扩散金属氧化物半导体LDMOS及制造方法与流程

本发明涉及半导体器件制造技术领域，尤其涉及一种高频水平双扩散金属氧化物半导体LDMOS及制造方法。

背景技术：

高频水平双扩散金属氧化物半导体(Laterally Diffused Metal Oxide Semiconductor，LDMOS)广泛应用于手机基站、广播电视和雷达等领域。高频LDMOS器件的结构一般包括下沉区15、场氧区17、多晶硅层19、阱区20、源漏层、P型注入区24等。其中，电流从源漏层中的N+漏区23经过阱区20流到N+源区22，然后通过接触孔的金属流到P型注入区24，然后通过下沉区15流到高频LDMOS器件背面形成源端。

现有技术中，高频LDMOS器件的制造方法中，通过对P型外延层进行刻蚀形成凹槽作为对准标记，通过凹槽对P型外延层进行离子注入，形成下沉区。而形成的凹槽导致在后续的P型注入时会形成P型区断面，如图1所示，导致高频LDMOS器件的导通电阻不稳定，且有偏大的趋势。

技术实现要素：

本发明提供一种高频水平双扩散金属氧化物半导体LDMOS及制造方法，用于解决现有技术中高频LDMOS器件的导通电阻不稳定且偏大的问题。

本发明的第一个方面是提供一种高频水平双扩散金属氧化物半导体LDMOS的制造方法，包括：

在外延层上依次生长垫氧层和第一氮化硅层；

对所述第一氮化硅层进行光刻刻蚀，形成下沉区窗口，在所述下沉区窗口内通过所述垫氧层向所述外延层进行离子注入和推结，形成下沉区；

在所述第一氮化硅层上生长第二氮化硅层；

对所述第一氮化硅层和所述第二氮化硅层进行光刻刻蚀，形成场氧区窗 口；在所述场氧区窗口内对所述垫氧层进行湿法氧化，形成场氧区；

去除所述第一氮化硅层、第二氮化硅层和所述垫氧层；

在所述外延层上生长栅氧层和多晶硅层；

对所述多晶硅层进行光刻刻蚀，形成刻蚀窗口；

在所述刻蚀窗口内对所述栅氧层进行光刻及离子注入和推结，形成阱区；

在所述刻蚀窗口内对所述栅氧层进行光刻及离子注入，依次形成漂移区、N+源区、N+漏区和P型注入区；

在所述高频LDMOS的表面生成金属层，并对所述金属层进行光刻和刻蚀，形成金属引线。

进一步地，所述去除所述第一氮化硅层、第二氮化硅层和所述垫氧层，包括：

采用湿法去除所述第一氮化硅层和所述第二氮化硅层；

采用氢氟酸去除所述垫氧层。

进一步地，采用浓度为85％，温度为170度的浓硫酸进行湿法去除。

进一步地，在所述刻蚀窗口内对所述栅氧层进行光刻及离子注入，依次形成漂移区、N+源区、N+漏区和P型注入区，包括：

在所述刻蚀窗口内对所述栅氧层进行光刻，形成漂移区窗口，通过所述漂移区窗口对所述栅氧层进行离子注入，形成漂移区；

在所述刻蚀窗口内对所述栅氧层进行光刻，形成N+源区窗口，通过所述N+源区窗口对所述栅氧层进行离子注入，形成N+源区；

在所述刻蚀窗口内对所述栅氧层进行光刻，形成N+漏区窗口，通过所述N+漏区窗口对所述栅氧层进行离子注入，形成N+漏区；

在所述刻蚀窗口内对所述栅氧层进行光刻，形成P型注入窗口，通过所述P型注入窗口对所述栅氧层进行离子注入，形成P型注入区。

进一步地，所述垫氧层的厚度为200埃至500埃。

进一步地，所述垫氧层的厚度为500埃。

本发明的另一个方面提供一种高频水平双扩散金属氧化物半导体LDMOS，包括：

衬底、依次设置在所述衬底上的外延层、栅氧层和多晶硅层；

所述栅氧层的表面上设置有场氧区；

所述外延层内设置有下沉区、阱区、漂移区、N+源区、N+漏区和P型注入区，以使电流从N+漏区经过阱区流到N+源区，通过P型注入区和下沉区流到高频LDMOS的背面形成源端。

本发明中，通过在外延层上依次生长垫氧层和第一氮化硅层，对第一氮化硅层进行光刻刻蚀，形成下沉区窗口，在下沉区窗口内通过垫氧层向外延层进行离子注入和推结，形成下沉区，并形成场氧区、阱区、漂移区、N+源区、N+漏区和P型注入区，从而避免在外延层上形成凹槽，避免P型区断面的产生，降低了高频LDMOS器件的导通电阻，提高了高频LDMOS器件的导通电阻的稳定性。

附图说明

图1为现有技术中高频水平双扩散金属氧化物半导体LDMOS的结构示意图；

图2为本发明提供的高频水平双扩散金属氧化物半导体LDMOS的制造方法实施例的流程图；

图3为在外延层上依次生长垫氧层和第一氮化硅层后LDMOS的结构示意图；

图4为形成下沉区后LDMOS的结构示意图；

图5为在第一氮化硅层上生长第二氮化硅层后LDMOS的结构示意图；

图6为形成场氧区窗口后LDMOS的结构示意图；

图7为形成场氧区后LDMOS的结构示意图；

图8为去除第一氮化硅层和垫氧层后LDMOS的结构示意图；

图9为对多晶硅层进行光刻刻蚀，形成离子注入窗口后LDMOS的结构示意图；

图10为形成阱区后LDMOS的结构示意图；

图11为形成漂移区后LDMOS的结构示意图；

图12为形成N+源区和N+漏区后LDMOS的结构示意图；

图13为本发明提供的高频水平双扩散金属氧化物半导体LDMOS实施例的结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图2为本发明提供的高频水平双扩散金属氧化物半导体LDMOS的制造方法实施例的流程图，如图2所示，具体包括以下步骤：

201、在外延层上依次生长垫氧层和第一氮化硅层。

在外延层12上依次生长垫氧层13和第一氮化硅层14后LDMOS的结构示意图如图3所示。其中，垫氧层13的厚度可以为200埃至500埃。可选的，垫氧层的厚度可以为500埃。

202、对第一氮化硅层进行光刻刻蚀，形成下沉区窗口，在下沉区窗口内通过垫氧层向外延层进行离子注入和推结，形成下沉区。

形成下沉区15后LDMOS的结构示意图如图4所示。其中，向外延层12进行离子注入和推结形成下沉区过程中，注入的离子可以为P型离子，例如，硼离子、铟离子或镓离子等。

203、在第一氮化硅层上生长第二氮化硅层。

204、对第一氮化硅层和第二氮化硅层进行光刻刻蚀，形成场氧区窗口；在场氧区窗口内对垫氧层进行湿法氧化，形成场氧区。

其中，在第一氮化硅层14上生长第二氮化硅层16后LDMOS的结构示意图如图5所示，形成场氧区窗口后LDMOS的结构示意图如图6所示，形成场氧区16后LDMOS的结构示意图如图7所示。

205、去除第一氮化硅层、第二氮化硅层和垫氧层。

去除第一氮化硅层14、第二氮化硅层16和垫氧层13后LDMOS的结构示意图如图8所示。具体地，步骤206包括：采用湿法去除第一氮化硅层14和第二氮化硅层16；采用氢氟酸去除垫氧层13。其中，湿法去除的方法具体可以为采用浓度为85％，温度为170度的浓硫酸进行湿法去除。

206、在外延层上生长栅氧层18和多晶硅层19。

207、对多晶硅层19进行光刻刻蚀，形成刻蚀窗口。

其中，对多晶硅层19进行光刻刻蚀，形成多晶硅线条后LDMOS的结构示意图如图9所示。

208、在刻蚀窗口内对栅氧层18进行光刻及离子注入和推结，形成阱区20。

其中，形成阱区后LDMOS的结构示意图如图10所示。

209、在刻蚀窗口内对栅氧层进行光刻及离子注入，依次形成漂移区、N+源区、N+漏区和P型注入区。

具体地，步骤209包括：在刻蚀窗口内对栅氧层进行光刻，形成漂移区窗口，通过漂移区窗口对栅氧层进行离子注入，形成漂移区21；

在刻蚀窗口内对栅氧层进行光刻，形成N+源区窗口，通过N+源区窗口对栅氧层进行离子注入，形成N+源区22；

在刻蚀窗口内对栅氧层进行光刻，形成N+漏区窗口，通过N+漏区窗口对栅氧层进行离子注入，形成N+漏区23；

在刻蚀窗口内对栅氧层进行光刻，形成P型注入窗口，通过P型注入窗口对栅氧层进行离子注入，形成P型注入区24。

其中，形成漂移区21后LDMOS的结构示意图如图11所示，形成N+源区22和N+漏区23后LDMOS的结构示意图如图12所示。N+源区22和N+漏区23可以是同时形成的，也就是，N+源区22和N+漏区23可以是通过同一步光刻和同一步注入，同时形成的。

本实施例中，步骤209中形成的P型注入区24没有断面，能够很好的连接下沉区和N+源区，降低了高频LDMOS器件的导通电阻，提高了高频LDMOS器件的导通电阻的稳定性。

210、在高频LDMOS的表面生成金属层，并对金属层进行光刻和刻蚀，形成金属引线。

本实施例中，通过在外延层上依次生长垫氧层和第一氮化硅层，对第一氮化硅层进行光刻刻蚀，形成下沉区窗口，在下沉区窗口内通过垫氧层向外延层进行离子注入和推结，形成下沉区，并形成场氧区、阱区、漂移区、N+源区、N+漏区和P型注入区，从而避免在外延层上形成凹槽，避免P型区断面的产生，降低了高频LDMOS器件的导通电阻，提高了高频LDMOS器件的导通电阻的稳定性。

本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

图13为本发明提供的高频水平双扩散金属氧化物半导体LDMOS实施例的结构示意图，如图13所示，包括：

衬底11、依次设置在衬底上的外延层12、栅氧层18和多晶硅层19；

栅氧层18的表面上设置有场氧区17；

外延层12内设置有下沉区15、阱区20、漂移区21、N+源区22、N+漏区23和P型注入区24，以使电流从N+漏区23经过阱区流到N+源区22，通过P型注入区24和下沉区15流到高频LDMOS的背面形成源端。

本实施例中，P型注入区没有断面，能够很好的连接下沉区和N+源区，从而降低了高频LDMOS器件的导通电阻，提高了高频LDMOS器件的导通电阻的稳定性。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。