电镀方法以及晶圆凸块的制备方法与流程

本发明涉及半导体器件制造技术领域，尤其涉及一种电镀方法以及晶圆凸块的制备方法。

背景技术：

为了进行芯片(chip)的封装，晶圆(wafer)上必须具有凸块(bump)以便与封装的基板连接。每个晶圆可以被裁切成整个晶粒(die)，依据晶粒的数目，在晶圆上形成数个金属接触垫，金属接触垫之间以钝化层分隔，制作凸块时，先在金属接触垫之上形成一凸块下金属层(UBM)结构，接着在凸块下金属层上形成一锡银金属层，锡银金属层经过回焊后固化形成凸块。

现有技术中在凸块下金属层与锡银金属层之间还形成一金属层，以克服锡金属层不能完全回焊而影响每个金属接触垫之间的间隔距离。一般凸块下金属层与锡银金属层之间采用电镀的方法形成金属层，因此，电镀工艺的效率以及产能对于晶圆凸块以及芯片的封装具有重大的影响。

技术实现要素：

本发明的目的在于，提供一种电镀方法，提高金属层的电镀的效率，从而提高晶圆凸块的生产效率。

为解决上述技术问题，本发明提供一种电镀方法，用于在底层金属层上形成一中间金属层，所述电镀方法包括N次电镀工艺以形成N层子金属层，所述N层子金属层共同构成所述中间金属层，其中，N为大于等于2的正整数，并且第一次电镀工艺的沉积速率小于其余电镀工艺的沉积速率，所述第一次电镀工艺形成的第一子金属层至少部分覆盖所述底层金属层。

可选的，所述第一次电镀工艺至第N电镀工艺的沉积速率依次增加。

可选的，其中N为3，所述电镀方法包括三次电镀工艺以分别形成第一子 金属层、第二子金属层和第三子金属层。

可选的，以第一沉积速率进行第一次电镀工艺形成第一子金属层，采用的电流密度为0.5-1.0安培每平方分米，形成的第一子金属层的厚度为1μm-2μm。

可选的，以第二沉积速率进行第二次电镀工艺形成第二子金属层，采用的电流密度为3.0-4.0安培每平方分米，形成的第二子金属层的厚度为10μm-20μm。

可选的，以第三沉积速率进行第三次电镀工艺形成第三子金属层，采用的电流密度为8.0-9.0安培每平方分米，形成的第三子金属层的厚度为50μm-60μm。

可选的，所述N层子金属层均为铜金属层。

相应的，本发明还提供一种晶圆凸块的制备方法，包括：

提供半导体衬底；

在所述半导体衬底上沉积底层金属层；

采用上述的电镀方法形成一中间金属层，所述中间金属层中的第一子金属层部分覆盖所述底层金属层；

在所述中间金属层上形成顶层金属层；以及

对所述顶层金属层进行一热处理过程，使所述顶层金属层呈球冠状。

可选的，所述底层金属层包括第一底层金属层和第二底层金属层。

可选的，所述第一底层金属层为镍金属层，所述第一底层金属层的厚度为

可选的，所述第二底层金属层为铜金属层，所述第二底层金属层的厚度为

可选的，所述顶层金属层为金属锡与金属银的合金。

可选的，所述顶层金属层的厚度为30μm-40μm。

可选的，形成所述中间金属层之前在所述底层金属层上形成一图案化的光刻胶。

可选的，对所述顶层金属层进行热处理过程之前去除所述图案化的光刻胶以及未覆盖所述中间金属层的所述底层金属层。

可选的，所示热处理过程的温度为200℃-300℃，并且在热处理过程中加入助焊剂。

本发明的电镀方法以及晶圆凸块的制备方法中，以第一沉积速率沉积第一 子金属层，第一沉积速率较小，沉积的过程中使得第一子金属层与底层金属层之间的接触良好。之后，以第二沉积速率至第N沉积速率在第一子金属层上沉积第二子金属层至第N子金属层，第二沉积速率至第N沉积速率均大于第一沉积速率、使得电镀成膜进程加快，从而节省电镀工艺所需的时间，提高晶圆凸块制作工艺的效率。

附图说明

图1为本发明一实施例中晶圆凸块的制备方法的流程图；

图2为本发明一实施例中形成底层金属层后的剖面结构示意图；

图3为本发明一实施例中形成图案化的光刻胶后的剖面结构示意图；

图4为本发明一实施例中电镀方法的流程图；

图5为本发明一实施例中形成金属层后的剖面结构示意图；

图6为本发明一实施例中形成顶层金属层后的剖面结构示意图；

图7为本发明一实施例中去除图案化的光刻胶后的剖面结构示意图；

图8为本发明一实施例中形成的晶圆凸块的剖面结构示意图。

具体实施方式

下面将结合示意图对本发明的电镀方法以及晶圆凸块的制备方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。

本发明的核心思想在于，将电镀中间金属层的过程分成多个电镀阶段，首先，采用第一沉积速率在底层金属层上形成第一子金属层，接着，以第二沉积速率电镀第二子金属层，并以此类推，形成第N子金属层，第一子金属层、第二子金属层至第N子金属层层叠形成中间金属层，其中，第二沉积速率至第N沉积速率均大于第一沉积速率。采用本发明的电镀方法，电镀的沉积速率依次增加，并相应的增加每次沉积的时间，使得电镀相同厚度的金属层，所需的时间更短，从而节省电镀工艺所需要的时间，提高电镀效率，并且，较低的第一沉积速率形成的第一子金属层与底层金属层之间的接触更好，显著改善了芯片 的性能。

本发明的晶圆凸块的制备方法的流程图参考图1所示，并且下文结合图2-8对晶圆凸块的制备方法的各步骤进行具体说明。

执行步骤S1，参考图2所示，提供半导体衬底10，所述半导体衬底10中包括有若干的器件结构，例如，可以包括MOS晶体管等结构，本发明中对此不做限定。并且，本发明中，所述半导体衬底10表面还包括有金属焊垫(图中未示出)，用于将半导体衬底10中的器件结构连接出来。

执行步骤S2，继续参考图2所示，在所述半导体衬底10上沉积底层金属层20，所述底层金属层20包括第一底层金属层21和第二底层金属层22。其中，所述第一底层金属层21为镍金属层，所述第一底层金属层21的厚度为所述第二底层金属层22为铜金属层，所述第二底层金属层22的厚度为所述底层金属层20用于后续电镀的所需的金属衬底。

执行步骤S3，参考图2所示，在所述底层金属层20上旋涂一光刻胶层，再经过曝光、显影等步骤形成一图案化的光刻胶30。

接着，参考图4和图5所示，采用电镀方法在所述底层金属层20上形成一中间金属层40。采用电镀方法形成中间金属层40的具体步骤包括：

以第一沉积速率电镀形成第一子金属层，第一字金属层至少部分覆盖底层金属层；

以第二沉积速率电镀形成第二子金属层，第二子金属层覆盖第一子金属层；

以第三沉积速率电镀形成第三子金属层，第三子金属层覆盖第二子金属层；

以第N沉积速率电镀形成第N子金属层，第一子金属层、第二子金属层、第三子金属层以及第N子金属层层叠形成中间金属层，并且，第一子金属层、第二子金属层、第三子金属层以及第N子金属层均为铜金属层。

在上述的电镀方法中，N为自然数，第一沉积速率、第二沉积速率、第三沉积速率以及第N沉积速率依次增大，并且，第一沉积速率、第二沉积速率、第三沉积速率以及第N沉积速率的电镀时间也随着增加。一般的，电镀形成的膜厚与进行电镀的时间成正比关系的，从而使得第一子金属层、第二子金属层、第三子金属层至第N子金属层的厚度相应的依次增加。

如图5所示，以N为3为例，即分别进行三次电镀工艺，并分别形成第一 子金属层41、第二子金属层42和第三子金属层43。以第一沉积速率进行电镀时，采用的电流密度为0.5-1.0安培每平方分米，沉积的时间为4min-5min，形成的第一子金属层41的厚度为1μm-2μm。以第二沉积速率进行电镀时，采用的电流密度为3.0-4.0安培每平方分米，沉积的时间为16min-18min，形成的第二子金属层42的厚度为10μm-20μm。以第三沉积速率进行电镀时，采用的电流密度为8.0-9.0安培每平方分米，沉积的时间为30min-35min，形成的第三子金属层43的厚度为50μm-60μm，因此，沉积速率增加，相应的增加沉积的时间，使得电镀形成的金属的厚度随之增加，从而完成中间金属层40的电镀。

需要说明的是，本发明中，第一沉积速率相对较小，使得形成的第一子金属层41与底层金属层20之间的接触更好，改善芯片的性能。接着，再增加电流密度，从而增加沉积速率，第一子金属层、第二子金属层与第三子金属层均为相同的金属材料，使得沉积速率的增加不会对第一子金属层与第二子金属层之间的接触性能以及第二子金属层与第三子金属层之间的接触性能造成影响。因此，增加沉积速率，同时增加电镀的时间，形成相同厚度金属层所需的时间更短，从而节约电镀所需的时间，提高电镀的工艺效率。

执行步骤S4，参考图6所示，在所述中间金属层40上形成顶层金属层50。所述顶层金属层50为金属锡与金属银的合金。所述顶层金属层50的厚度为30μm-40μm。

接着，参考图7所示，去除所述图案化的光刻胶图形30以及未被所述中间金属层40覆盖的所述底层金属层20。

最后，执行步骤S5，参考图8所示，对所述底层金属层50进行一热处理过程。热处理过程中的温度为200℃-300℃。热处理过程的温度超过锡银合金的熔点，使得顶层金属层50熔化为液态金属，液态金属在表面张力的作用下，会成为接近球状的形状。然而，由于中间金属层40使得顶层金属层50底部的形状固定，从而使得顶层金属层50在中间金属层40上形成球冠形。此外，在热处理过程中加入助焊剂，其中，助焊剂以松香为主体，还包括一些还原剂、清洗剂和表面活性剂，助焊剂利于顶层金属层50在热处理过程中形成球冠状结构。因而，底层金属层20、中间金属层40、顶层金属层50共同形成凸块，用于后续的芯片的封装。

综上所述，本发明的电镀方法以及晶圆凸块的制备方法，依次增加的以第一沉积速率、第二沉积速率、第三沉积速率至第N沉积速率进行多次电镀，第一子金属层与底层金属层之间的接触更好，提高芯片的性能。同时，提高电镀的效率，提高晶圆凸块的生产效率。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。