非易失性多次可编程存储器器件的制作方法

本申请要求共同拥有的于2014年7月11日提交的美国临时专利申请No.62/023,474、以及于2015年1月21日提交的美国非临时专利申请No.14/602,090的优先权，这两个申请的内容通过援引全部明确纳入于此。

领域

本公开一般涉及非易失性多次可编程存储器器件。

相关技术描述

技术进步已产生越来越小且越来越强大的计算设备。例如，当前存在各种各样的便携式个人计算设备，包括较小、轻量且易于由用户携带的无线电话，诸如移动和智能电话、平板以及膝上型计算机。这些设备在无线网络上传达语音和数据分组。另外，许多此类设备纳入附加功能性，诸如数码相机、数码摄像机、数字记录器以及音频文件播放器。同样，此类设备可处理可执行指令，包括可被用于访问因特网的软件应用，诸如web浏览器应用。如此，这些设备可以包括显著的计算能力。

无线电话和其他电子设备可以包括存储器设备以存储信息。常规存储器设备可以包括易失性存储器设备(例如，只要电压被施加到存储器设备就存储数据的存储器设备)和非易失性存储器设备(例如，无论电压是否被施加到存储器设备均存储数据的存储器设备)。例如，金属氧化物半导体(MOS)晶体管可被用在无线电话中作为易失性存储器设备。然而，常规MOS晶体管不能将数据存储在非易失性状态中。

概述

公开了用以在多次可编程(OTP)存储器器件中存储非易失性可编程状态的技术和方法。MTP存储器器件可包括金属栅极和高介电常数(k)氧化层(例如，氧化铪)。当该金属栅极与该氧化铪接触时，可以生成铁电偶极子和电场。该MTP存储器器件的阈值电压可与该铁电偶极子的取向和该电场的取向有关。为了解说，n型MTP器件(例如，n型金属氧化物半导体(NMOS)晶体管)的阈值电压可以基于铁电偶极子的取向和电场的取向，基于介电膜中的界面电荷捕获，或基于功函数改变而改变。对于后处理器件，电切换之后的该阈值电压改变可以基于该铁电偶极子或界面电荷捕获。例如，该n型MTP存储器器件的阈值电压可在该铁电场具有“向下”的取向和“向上”的偶极子时增大，并且该n型MTP存储器器件的阈值电压可在该铁电场具有“向上”的取向以及“向下”的偶极子时减小。p型MTP器件(例如，p沟道金属氧化物半导体(PMOS)晶体管)的铁电场的取向和偶极子的取向可关于阈值电压具有类似的效果。例如，p型MTP存储器器件的阈值电压可在该铁电场具有向上的取向和“向下”的偶极子时增大，并且该p型MTP存储器器件的阈值电压可在该铁电场具有向下的取向以及“向上”的偶极子时减小。

在特定方面，一种装置包括多次可编程(MTP)存储器器件。该MTP存储器器件包括金属栅极、基板材料、以及该金属栅极与该基板材料之间的氧化结构。该氧化结构包括氧化铪层和二氧化硅层。该氧化铪层与该金属栅极接触，以及与该二氧化硅层接触。该二氧化硅层与该基板材料接触。该MTP器件包括晶体管，并且该MTP存储器器件的非易失性状态是基于该晶体管的阈值电压的。

在另一特定方面，一种方法包括执行写操作以将多次可编程(MTP)存储器器件编程为第一非易失性状态或第二非易失性状态。该MTP存储器器件包括晶体管，该晶体管包括金属栅极、基板材料、以及该金属栅极与该基板材料之间的氧化结构。该氧化结构包括氧化铪层和二氧化硅层。该氧化铪层与该金属栅极接触，以及与该二氧化硅层接触。该二氧化硅层与该基板材料接触。该方法还包括执行读操作以确定该MTP存储器器件具有该第一非易失性状态还是该第二非易失性状态。当该晶体管具有第一阈值电压时，该MTP存储器器件具有该第一非易失性状态，以及当该晶体管具有第二阈值电压时，该MTP存储器器件具有该第二非易失性状态。

在另一特定方面，一种包括指令的非瞬态计算机可读介质，该指令在由处理器执行时使得处理器执行写操作以将多次可编程(MTP)存储器器件编程为第一非易失性状态或第二非易失性状态。该MTP存储器器件包括晶体管，该晶体管包括金属栅极、基板材料、以及该金属栅极与该基板材料之间的氧化结构。该氧化结构包括氧化铪层和二氧化硅层。该氧化铪层与该金属栅极接触，以及与该二氧化硅层接触。该二氧化硅层与该基板材料接触。该指令进一步可执行以使得该处理器执行读操作以确定该MTP存储器器件具有该第一非易失性状态还是该第二非易失性状态。当该晶体管具有第一阈值电压时，该MTP存储器器件具有该第一非易失性状态，以及当该晶体管具有第二阈值电压时，该MTP存储器器件具有该第二非易失性状态。

在另一特定方面，一种装备包括用于接收栅极电压信号的装置，用于传导电流的装置，以及用于将该用于传导电流的装置与该用于接收栅极电压信号的装置隔离的装置。该用于接收栅极电压信号的装置，该用于传导电流的装置，以及用于隔离的装置被包括在多次可编程(MTP)存储器器件中。该MTP存储器器件包括晶体管，并且该MTP存储器器件的非易失性状态是基于该晶体管的阈值电压的。该用于隔离的装置包括用于更改该晶体管的阈值电压的装置。该用于更改阈值电压的装置与该用于接收栅极电压信号的装置接触，并且包括与二氧化硅层接触的氧化铪层。

由所公开的至少一个方面提供的一个特定优点是使用高介电常数(高K)金属栅极(HK/MG)器件(例如，具有耦合至金属栅极的高K电介质界面的晶体管)作为非易失性存储器器件的能力。HK/MG器件(例如，互补金属氧化物半导体(CMOS)器件)可比其他非易失性存储器器件更便宜地制造。本公开的其他方面、优点和特征将在阅读了整个申请后变得明了，整个申请包括以下章节：附图简述、详细描述、以及权利要求书。

附图简述

图1包括具有第一非易失性可编程状态的多次可编程(MTP)存储器器件的示图以及具有第二非易失性可编程状态的MTP存储器器件的示图；

图2是对单晶体管配置的MTP存储器器件执行读操作的特定解说性方面的示图；

图3是对图2的MTP存储器器件执行第一写操作的特定解说性方面的示图；

图4是对图2的MTP存储器器件执行第二写操作的特定解说性方面的示图；

图5是对双晶体管配置的MTP存储器器件执行读操作的特定解说性方面示图；

图6是对图5的MTP存储器器件执行第一写操作的特定解说性方面的示图；

图7是对图5的MTP存储器器件执行第二写操作的特定解说性方面的示图；

图8包括具有基于载流子耗尽的第一非易失性可编程状态的图1的MTP存储器器件的示图以及具有基于载流子累积的第二非易失性可编程状态的MTP存储器器件的示图；

图9A-9D包括可使用浮栅技术编程的MTP存储器器件的示图；

图10是用于对MTP存储器器件进行编程的方法的特定方面的流程图；以及

图11是包括可操作以对MTP存储器器件进行编程的组件的无线设备的框图。

详细描述

根据本公开，通过铁电偶极子取向来改变多次可编程(MTP)存储器器件的阈值电压，以及由此改变MTP存储器器件的平带电压可以使得MTP存储器器件以不同模式来操作。当平带电压通过第一偶极子取向(对应于具有向下取向以及向上的偶极子的铁电场)上升时，n型金属氧化物半导体(NMOS)MTP存储器器件可以增加累积模式操作，而当平带电压通过第二偶极子取向(对应于具有向上取向和向下偶极子的铁电场)下降时，MTP存储器器件可以减小累积模式(或弱反型模式)操作。当偶极子具有第一取向时，MTP存储器器件可以具有第一非易失性可编程状态。当偶极子具有第二取向时，MTP存储器器件可以具有第二非易失性可编程状态。

可以被用来改变平带电压(以及由此改变阈值电压)的一种技术可包括切换氧化铪和二氧化硅之间的界面偶极子和铁电场(例如，电铁电偶极子)取向。二氧化硅可以耦合在MTP存储器器件的氧化铪与沟道之间。偶极子的取向(例如，方向)与铁电场的取向相反。例如，若偶极子具有“向上”的取向，那么铁电场将具有“向下”的取向。

氧化铪和二氧化硅之间的偶极子的取向可基于提供给与氧化铪接触的金属栅极的电压来切换。为了针对n沟道金属氧化物半导体(NMOS)配置进行解说，增加施加到栅极的正电压可将偶极子取向从“向下”取向改变为“向上”取向，而增加施加到金属栅极的负电压可以将偶极子取向从“向上”取向改变为“向下”取向。为了针对p沟道金属氧化物半导体(PMOS)配置进行解说，增加施加到金属栅极的负电压可将偶极子取向从向上的取向改变为向下的取向，而增加施加到金属栅极的正电压可以将偶极子取向从向下的取向改变为向上的取向。

在NMOS配置中，具有向下的取向的偶极子(例如，具有向上的取向的铁电场)可以降低MTP存储器器件的阈值电压，使得MTP存储器器件具有第一非易失性可编程状态(例如，逻辑“0”状态)，而具有向上的取向的偶极子(例如，具有向下的取向的铁电场)可以提高MTP存储器器件的阈值电压，使得MTP存储器器件具有第二非易失性可编程状态(例如，逻辑“1”状态)。在PMOS配置中，具有向上的取向的偶极子(例如，具有向下的取向的铁电场)可以降低MTP存储器器件的阈值电压，使得MTP存储器器件具有第一非易失性可编程状态，而具有向下的取向的偶极子(例如，具有向上的取向的铁电场)可以提高MTP存储器器件的阈值电压，使得MTP存储器器件具有第二非易失性可编程状态。

参照图1，示出了器件的第一方面100以及器件的第二方面150。在特定实施例中，器件可以是多次可编程(MTP)存储器器件。例如，器件可以是可被编程为第一非易失性可编程状态或被编程为第二非易失性可编程状态的晶体管。第一方面100表示处于第一非易失性可编程状态中的器件，而第二方面150表示处于第二非易失性可编程状态中的器件。

器件可包括金属栅极102、氧化结构、基板材料108、源极110和漏极112。氧化结构包括氧化铪(HfO₂)层104和二氧化硅层106。氧化铪层104与金属栅极102接触，以及与该二氧化硅层106接触。二氧化硅层106可与基板材料108接触。在特定方面，金属栅极102、氧化结构和基板材料108可以集成到至少一个半导体管芯中。

在特定方面，该器件可以是n型器件(例如，n型金属氧化物半导体(NMOS)晶体管)。例如，金属栅极102可以是n型金属栅极，基板材料108可以包括p型半导体材料，源极110可以包括n型半导体材料，而漏极112可以包括n型半导体材料。在另一特定方面，器件是p型器件(例如，p型金属氧化物半导体(PMOS)晶体管)。例如，金属栅极102可以是p型金属栅极，基板材料108可以包括n型半导体材料，源极110可以包括p型半导体材料，而漏极112可以包括p型半导体材料。

除非另有声明，以下描述将对应于其中器件是n型器件的配置。然而，本领域普通技术人员应当理解，这些技术、方法和概念也可以被应用到其中器件是p型器件的配置。

器件的非易失性可编程状态可以至少部分基于金属栅极102和基板材料108之间的铁电偶极子(P)190和铁电场(E_de)192。例如，金属栅极102和基板材料108之间的铁电偶极子(P)190和铁电场(E_de)192可以基于氧化铪层104和二氧化硅层106之间的偶极子114(例如，铁电界面偶极子)。具体而言，偶极子114的取向(例如，正电荷和负电荷的位置)与铁电场(E_de)192的取向相反。偶极子114可在铪氧化物104与二氧化硅层106接触时，作为两个层104、106具有不同化学组成和密度的结果而形成。

当铁电场(E_de)192具有第一取向(例如，“向上”的取向)时，器件可以具有第一非易失性可编程状态，如在第一方面100中所解说的。当铁电场(E_de)192具有第二取向(例如，“向下”的取向)时，器件可以具有第二非易失性可编程状态，如在第二方面150中所解说的。在特定实施例中，第一非易失性可编程状态对应于器件被编程为逻辑“0”，而第二非易失性可编程状态对应于器件被编程为逻辑“1”。然而，在替换方面中，第一非易失性可编程可以对应于器件被编程为逻辑“1”，而第二非易失性可编程状态可以对应于器件被编程为逻辑“0”。

参照图1的第一方面100，当偶极子114由氧化铪层104中的负电荷和二氧化硅层106中的正电荷的累积(例如，向下的偶极子取向)来表征并形成铁电偶极子时，铁电场(E_de)192的取向在“向上”的方向上。当偶极子114具有向下的取向时，器件的阈值电压可以相对较低。在特定方面，偶极子114的向下的取向(例如，相对较低的阈值电压)可以将器件的平带电压移动(例如，降低)大约100毫伏(mV)并可以减少沟道掺杂(例如，增大耗尽区的大小)。由此，较低的阈值电压可以使得器件表示第一非易失性可编程状态。

替换地，当偶极子114由氧化铪层104中的正电荷和二氧化硅层中的负电荷的累积(例如，向上的偶极子取向)来表征并形成铁电偶极子时，铁电场(E_de)192的取向在“向下”的方向上(如在第二方面150中所解说)。当偶极子114具有向上的取向时，器件的阈值电压可以相对较高。在特定方面，偶极子114的向上的取向(例如，相对较高的阈值电压)可以增加器件的平带电压并相对增加沟道掺杂(例如，减小耗尽区的大小)。由此，较高的阈值电压可以使得器件表示第二非易失性可编程状态。

由此，切换偶极子114的取向可以改变器件的阈值电压和器件的非易失性可编程状态。偶极子114的取向(以及由此非易失性可编程状态)可以基于施加到金属栅极102的电压、施加到源极110的电压、施加到漏极112的电压、以及施加到基板材料108的电压。第一触点116可被耦合以向金属栅极102提供第一电压(例如，栅极电压)，第二触点118可被耦合以向源极110提供第二电压(例如，源极电压)，第三触点120可被耦合以向漏极112提供第三电压(例如，漏极电压)，以及第四触点(未示出)可被耦合至基板材料108以提供第四电压(未示出)。

将正栅极电压(例如，正切换电压)经由第一触点116施加到金属栅极102可以将偶极子114的取向从向下的取向切换成向上的取向。由此，将正栅极电压施加到金属栅极102可以将器件的非易失性可编程状态从第一非易失性可编程状态改变成第二非易失性可编程状态。将负栅极电压(例如，负切换电压)经由第一触点116施加到金属栅极102可以将偶极子114的取向从向上的取向切换成向下的取向。由此，将负栅极电压施加到金属栅极102可以将器件的非易失性可编程状态从第二非易失性可编程状态改变成第一非易失性可编程状态。源极110、漏极112和基板材料108可以基于晶体管操作状态而被偏置，而偶极子取向由栅极102电压来切换。针对第一非易失性可编程状态和第二非易失性可编程状态，晶体管通常具有类似的亚阈值斜率以供偶极子切换。

参照图1所描述的技术可被用于将高介电常数(k)金属栅极(HK/MG)器件实现为用于逻辑电路的非易失性存储器器件。例如，器件可被编程为第一非易失性可编程状态(例如，第一方面100)以用于逻辑电路中或被编程为第二非易失性可编程状态(例如，第二方面150)以用于逻辑电路中。切换器件的偶极子114的取向可以使得器件被用作存储器器件(例如，非易失性存储器器件)。

参照图2，示出了对单晶体管配置的多次可编程(MTP)存储器器件202执行读操作的特定解说性方面200的示图。在特定方面，MTP存储器器件202可对应于图1的器件。

字线204可以耦合至MTP存储器器件202的栅极。例如，字线204可以被耦合以经由第一触点116向图1的器件的金属栅极102提供栅极电压。位线206可以耦合至MTP存储器器件202的漏极。例如，位线206可以被耦合以经由第三触点120来向图1的器件的漏极112提供漏极电压。源线208可以耦合至MTP存储器器件202的源极。例如，源线208可被耦合以经由第二触点118向图1的器件的源极110提供源极电压。

在读操作(例如，感测操作)期间，位线206可以向MTP存储器器件202的漏极施加电源电压(Vdd)，源线208可以向MTP存储器器件202的源极施加接地电压(例如，0V)，而字线204可以向MTP存储器期间202的栅极施加读电压(V_读)。

若MTP存储器器件202的铁电场(E_de)具有向上的方向(例如，若MTP存储器器件202具有第一非易失性可编程状态)，那么MTP存储器器件202的阈值电压可以相对较低。由此，读电压(V_读)可以大于阈值电压，使得MTP存储器器件202的沟道导通(例如，使得MTP存储器器件202的反型区增大)并且电流从源极流向漏极。

若MTP存储器器件202的铁电场(E_de)具有向下的方向(例如，若MTP存储器器件202具有第二非易失性可编程状态)，那么MTP存储器器件202的阈值电压可以相对较高。由此，在此情形中读电压(V_读)可小于阈值电压，使得沟道截止(例如，使得耗尽和累积区增大)并且基本上禁止电流在源极和漏极之间流动。

感测放大器可以比较MTP存储器器件202的“导电性”与参考器件(例如，参考晶体管)的“导电性”以确定MTP存储器器件202是处于对应于第一非易失性状态的状态还是对应于第二非易失性状态的状态。例如，可以将跨MTP存储器器件202(例如，第一单元)的电流或电压与跨参考器件(例如，第二单元)的电流或电压比较以确定MTP存储器器件202的非易失性状态。

针对图2所描述的技术可以使得高介电常数(k)金属栅极(HK/MG)器件(例如，MTP存储器器件202)被实现为非易失性存储器件。例如，对应于逻辑值的非易失性状态可以基于铁电偶极子的取向和铁电场(E_de)的取向从MTP存储器器件202感测到。

参见图3，示出了对图2的MTP存储器器件202执行第一写操作的特定解说性方面300的示图。

在第一写操作期间，位线206可以向MTP存储器器件202的漏极施加电源电压(Vdd)，源线208可以向MTP存储器器件202的源极施加接地电压(例如，0V)，而字线204可以向MTP存储器器件202的栅极施加切换电压(例如，-V_切换)。施加到MTP存储器器件202的栅极的切换电压(-V_切换)可以使得MTP存储器器件202的铁电场(E_de)的取向从向下的方向改变为向上的方向。例如，切换电压(-V_切换)可以使得偶极子(例如，图1的偶极子114)的取向切换到向下的取向，如针对图1的第一方面100所描述的。将铁电场(E_de)的取向改变成向上的方向可以将MTP存储器器件202的非易失性可编程状态从第二非易失性可编程状态改变成第一非易失性可编程状态。

切换电压(-V_切换)的振幅可以大于读电压(V_读)的振幅从而促成切换MTP存储器器件202的非易失性可编程状态。然而，切换电压(-V_切换)的振幅可以小于栅极击穿电压，从而MTP存储器器件202的栅极(例如，栅极氧化物104和106)不被击穿。防止MTP存储器器件202的栅极被击穿可以使得MTP存储器器件202被编程(例如，重新编程)为第二非易失性可编程状态，如针对图4所描述的。

参见图4，示出了对图2的MTP存储器器件202执行第二写操作的特定解说性方面400的示图。

在第二写操作期间，位线206可以向MTP存储器器件202的漏极施加电源电压(Vdd)，源线208可以向MTP存储器器件202的源极施加接地电压(例如，0V)，而字线204可以向MTP存储器期间202的栅极施加切换电压(例如，V_切换)。施加到MTP存储器器件202的栅极的切换电压(V_切换)可以使得MTP存储器器件202的铁电场(E_de)的取向从向上的方向改变为向下的方向。例如，切换电压(V_切换)可以使得偶极子(例如，图1的偶极子114)的取向切换到向上的取向，如针对图1的第二方面150所描述的。将铁电场(E_de)的取向改变成向下的方向可以将MTP存储器设备202的非易失性可编程状态从第一非易失性可编程状态改变成第二非易失性可编程状态。

切换电压(V_切换)的振幅可以大于读电压(V_读)的振幅从而促成切换MTP存储器器件202的非易失性可编程状态。然而，切换电压(V_切换)的振幅可以小于栅极击穿电压，从而MTP存储器器件202的栅极(例如，栅极氧化104和106)不被击穿。

参照图5，示出了对双晶体管配置的多次可编程(MTP)存储器器件504执行读操作的特定解说性方面500的示图。在特定方面，MTP存储器器件504可对应于图1的器件。存取晶体管502可以耦合至MTP存储器器件504。图5的双晶体管配置可以使得单独的字线(例如，耦合至存取晶体管502的字线)控制MTP存储器器件504的选择。

第一字线506可以耦合至MTP存储器器件504的栅极。例如，第一字线506可以被耦合以经由第一触点116向图1的器件的金属栅极102提供栅极电压。第二字线508可以被耦合至存取晶体管502的栅极。

位线510可被耦合至存取晶体管502的漏极，而源线512可被耦合至MTP存储器器件504的源极。例如，源线512可被耦合以经由第二触点118向图1的器件的源极110提供源极电压。存取晶体管502的源极可以耦合至MTP存储器器件504的漏极。例如，存取晶体管502的源极可以被耦合以经由第三触点120向图1的器件的漏极112提供漏极电压。

在读操作(例如，感测操作)期间，位线510可将电源电压(Vdd)施加到存取晶体管502的漏极，而源线512可将接地电压(例如，0V)施加到MTP存储器器件504的源极。第二字线508可以将电源电压(Vdd)施加到存取晶体管502的栅极以使能导电(例如，单元选择)。为了确定(例如，读取)MTP存储器器件504的非可编程状态，第一字线506可将读电压(V_读)施加到MTP存储器器件504的栅极。

若MTP存储器器件504的铁电场(E_de)具有向上的方向(例如，若MTP存储器器件504具有第一非易失性可编程状态)，那么MTP存储器器件504的阈值电压可以相对较低。由此，读电压(V_读)可以大于阈值电压，使得MTP存储器器件504的沟道导通(例如，使得MTP存储器器件504的反型区增大)并且电流(例如，第一非易失性状态电流)从源极流向漏极。

若MTP存储器器件504的铁电场(E_de)具有向下的方向(例如，若MTP存储器器件504具有第二非易失性可编程状态)，那么MTP存储器器件504的阈值电压可以相对较高。由此，在此情形中读电压(V_读)可小于阈值电压，使得沟道截止(例如，使得累积区增大)并且基本上禁止电流在源极和漏极之间流动。读电压(V_读)也可以大于阈值电压，使得沟道导通(例如，使得MTP存储器器件504的反型区增大)并且电流(例如，第二非易失性状态电流)从源极流向漏极。第一非易失性状态电流可以大于第二非易失性状态电流，而非易失性状态可以从位线510或源线512来标识。

感测放大器可以比较MTP存储器器件504的“导电性”与参考器件(例如，参考晶体管)的“导电性”以确定MTP存储器器件504是处于对应于第一非易失性状态的状态还是对应于第二非易失性状态的状态。例如，可以将跨MTP存储器器件504(例如，第一单元)的电流或电压与跨参考器件(例如，第二单元)的电流或电压比较以确定MTP存储器器件504的非易失性状态。

针对图5所描述的技术可以使得高介电常数(k)金属栅极(HK/MG)器件(例如，MTP存储器器件504)被实现为非易失性存储器件。例如，对应于逻辑值的非易失性状态可以基于铁电场(E_de)的取向从MTP存储器器件504感测到。

参见图6，示出了对图5的MTP存储器器件504执行第一写操作的特定解说性方面600的示图。

在第一写操作期间，位线510可以向存取晶体管502的漏极施加电源电压(Vdd)，源线512可以向MTP存储器器件504的源极施加接地电压(例如，0V)，第二字线508可以向存取晶体管502的栅极施加电源电压(Vdd)，而第一字线506可以向MTP存储器期间504的栅极施加切换电压(例如，-V_切换)。施加到MTP存储器器件504的栅极的切换电压(-V_切换)可以使得MTP存储器器件504的铁电场(E_de)的取向从向下的方向改变为向上的方向。例如，切换电压(-V_切换)可以使得偶极子(例如，图1的偶极子114)的取向切换到向下的取向，如针对图1的第一方面100所描述的。将铁电场(E_de)的取向改变成向上的取向可以将MTP存储器设备504的非易失性可编程状态从第二非易失性可编程状态改变成第一非易失性可编程状态。

切换电压(-V_切换)的振幅可以大于读电压(V_读)的振幅从而促成切换MTP存储器器件504的非易失性可编程状态。然而，切换电压(-V_切换)的振幅可以小于栅极击穿电压，从而MTP存储器器件504的栅极(例如，金属栅极102)不被击穿。防止MTP存储器器件504的栅极被击穿可以使得MTP存储器器件504被编程(例如，重新编程)为第二非易失性可编程状态，如针对图7所描述的。

参见图7，示出了对图5的MTP存储器器件504执行第二写操作的特定解说性方面700的示图。

在第二写操作期间，位线510可以向存取晶体管502的漏极施加电源电压(Vdd)，源线512可以向MTP存储器器件504的源极施加接地电压(例如，0V)，第二字线508可以向存取晶体管502的栅极施加电源电压(Vdd)，而第一字线506可以向MTP存储器器件504的栅极施加切换电压(例如，V_切换)。施加到MTP存储器器件504的切换电压(V_切换)可以使得MTP存储器器件504的铁电场(E_de)的取向从向上的方向改变为向下的方向。例如，切换电压(V_切换)可以使得偶极子(例如，图1的偶极子114)的取向切换到向上的取向，如针对图1的第二方面150所描述的。将铁电场(E_de)的取向改变成向下的方向可以将MTP存储器器件504的非易失性可编程状态从第一非易失性可编程状态改变成第二非易失性可编程状态。

切换电压(V_切换)的振幅可以大于读电压(V_读)的振幅从而促成切换MTP存储器器件504的非易失性可编程状态。然而，切换电压(V_切换)的振幅可以小于栅极击穿电压，从而MTP存储器器件504的栅极(例如，金属栅极102)不被击穿。

参见图8，示出了图1的器件的第三方面800和器件的第四方面850。器件的阈值电压可以基于氧化铪层104中的电荷捕获累积来减小或增加。

例如，根据第三方面800，氧化铪层104中可以存在相对较少数目的电子804，这进而可以在硅沟道(例如，源极110和漏极112之间的基板材料的部分)中引起相对少量的正成像电荷。如针对图8所描述的，当相对少量的成像电荷806小于累积基板掺杂的量时，器件的阈值电压可以被减小。基于低阈值电压，器件的状态可以对应于第一非易失性可编程状态。

根据第四方面850，氧化铪层104中可以存在相对多数目的电子814，这进而可以在硅沟道中引起相对大量的正成像电荷816。如针对图8所描述的，当相对大量的成像电荷816大于累积基板掺杂的量时，器件的阈值电压可以被增加。基于高阈值电压，器件的状态可以对应于第二非易失性可编程状态。对于电荷捕获编程，器件的子阈值斜率可以在编程之后被增大。

参照图8所描述的技术可被用于将HK/MG器件实现为用于逻辑电路的非易失性存储器器件。例如，控制(例如，注入和/或移除)氧化结构中的电子804、814的量(例如，“电子捕获”)可以改变器件的阈值电压，这器件编程为处于第一或第二非易失性可编程状态中。

参见图9A，示出了可使用浮栅技术编程的MTP存储器器件的特定解说性方面900。图9A的方面900描绘了初始的MTP存储器器件(例如，在切换形成之前以及在非易失性状态编程(如以下所描述的)之前的MTP存储器器件)。图9A-9D解说了用于使用浮栅技术对MTP存储器器件进行编程的单个过程。

器件可以包括金属栅极902、氧化铪层904(例如，高k氧化层)、二氧化硅层906、基板材料908、源极910以及漏极912。如本文所使用的，氧化铪层904和二氧化硅层906可以被称为“氧化层”。在特定方面，器件可以是n型器件(例如，n型金属氧化物半导体(NMOS)晶体管)。例如，金属栅极902可以是n型金属栅极，基板材料908可以包括p型半导体材料，源极910可以包括n型半导体材料，而漏极912可以包括n型半导体材料。在另一方面，器件是p型器件(例如，p型金属氧化物半导体(PMOS)晶体管)。例如，金属栅极902可以是p型金属栅极，基板材料908可以包括n型半导体材料，源极910可以包括p型半导体材料，而漏极912可以包括p型半导体材料。

除非另有声明，以下描述对应于其中器件是n型器件的配置。然而，本领域普通技术人员应当理解，这些技术、方法和概念也可以被应用到其中器件是p型器件的配置。

器件包括源极交叠区922和漏极交叠区924。源极交叠区922可以对应于在金属栅极902、氧化铪层904和二氧化硅层906下延伸的源极910的特定区域。漏极交叠区924可以对应于在金属栅极902、氧化铪层904和二氧化硅层906下延伸的漏极912的特定区域。与具有高掺杂浓度的源极/漏极910、912不同，交叠区922、924可以具有低掺杂浓度。例如，如果用N+浓度来掺杂源极/漏极910、912，那么与NMOS的源极/漏极910、912的其余区域相比，交叠区922、924可以具有低掺杂N+浓度。

第一触点916可被耦合以向金属栅极902提供第一电压(例如，栅极电压)，第二触点918可被耦合以向源极910提供第二电压(例如，源极电压)，以及而第三触点920可被耦合以向漏极912提供第三电压(例如，漏极电压)。

器件的非易失性可编程状态可以至少部分基于金属栅极902和基板材料908之间的铁电偶极子(P)和铁电场。例如，金属栅极902和基板材料908之间的铁电偶极子(P)和铁电场可以基于氧化铪层904和二氧化硅层906之间的偶极子，诸如参照图1所描述的。偶极子(P)可在氧化铪层904与二氧化硅层906接触时，作为两个层904、906具有不同化学组成和密度的结果而形成。偶极子(P)在初始阶段可以具有向下的取向。例如，MTP存储器器件的阈值电压可以基于偶极子(P)的向下的取向而相对较低。

图9B中示出了MTP存储器器件的另一方面930。针对存储器器件的方面930所描述的技术可以在针对方面900描述的技术之后执行。在方面930，发生了软击穿情形以形成金属栅极902和源极交叠区922之间的导电路径926。例如，第一触点916可以向金属栅极902施加大约3V的栅极电压，而第二触点918可以向源极910施加大约0V的源极电压。金属栅极902和源极910之间的电压差可以使得软导电路径926形成在金属栅极902和源极交叠区922之间。第三触点920可以向漏极912施加大约1V的漏极电压，从而金属栅极902和漏极912之间的电压差(例如，大约2V)不会产生击穿情形。

在方面930，在MTP存储器器件处可以形成第一切换(例如，导电路径926)。第一切换的形成也可以被称作“置位形成(set formation)”。在置位形成中偶极子(P)可以具有对应于第一非易失性状态的向上的取向。置位形成中的MTP存储器器件的阈值电压可以基于偶极子(P)的向上的取向而相对较高。

图9B中示出了MTP存储器器件的另一方面940。针对存储器器件的方面940所描述的技术可以在针对方面930描述的技术之后执行。在方面940，发生了软击穿情形，导致了金属栅极902和源极交叠区924之间的导电路径928。例如，第一触点916可以向金属栅极902施加大约-3V的栅极电压，而第三触点920可以向漏极912施加大约1V的漏极电压。金属栅极902和漏极912之间的电压差可以使得软导电路径928在金属栅极902和漏极交叠区924之间形成。第二触点可以向源极910施加约0V的源极电压。

在方面940，在MTP存储器器件处可以形成第二切换(例如，导电路径928)。第二切换的形成也可以被称作“复位形成(reset formation)”。在复位形成中偶极子(P)可以具有对应于第二非易失性状态的向下的取向。复位形成中的MTP存储器器件的阈值电压可以基于偶极子(P)的向下的取向而相对较低。

图9C中示出了MTP存储器器件的另一方面950。针对存储器器件的方面950所描述的技术可以在针对方面940描述的技术之后执行。在方面950，在MTP存储器器件处使用浮栅技术编程(例如，写)第一非易失性状态。例如，可以通过向源极910和漏极912施加电压，同时没有电压被施加到金属栅极902(例如，金属栅极902是“浮置栅极”)而将MTP存储器器件编程为第一非易失性状态。

为了解说，第二触点918可以向源极910施加大约0V的源极电压，而第三触点920可以向漏极912施加大约3V的漏极电压。基于源极/漏极910、912之间的电压差以及在置位/复位形成期间形成的导电路径926、928，电流可以从漏极912流向源极910，n型载流子(电子)可以从漏极910流向源极912。例如，基板材料908中的沟道可以形成在漏极912和源极910之间，而n型离子(电子)可以流过沟道。附加地，n型离子(电子)可以经由导电路径926、928和金属栅极902从漏极910流向源极912。

基于离子传导，偶极子(P)可以被置于对应于第一非易失性状态的向上的取向。晶体管(例如，MTP存储器器件)的阈值电压可以基于偶极子(P)的向上的取向而相对较高。

图9C中示出了MTP存储器器件的另一方面960。针对存储器器件的方面960所描述的技术可以在针对方面950描述的技术之后执行。在方面960，在MTP存储器器件处使用浮栅技术感测(例如，读)第一非易失性状态。例如，可以通过向源极910以及向漏极912施加电压，同时没有电压被施加给金属栅极902而在MTP存储器器件处感测第一非易失性状态。

为了解说，第二触点918可以向源极910施加大约0V的源极电压，而第三触点920可以向漏极912施加读电压(V_读)。感测电流可以经由导电路径926、928和金属栅极902从漏极912流向源极910。感测放大器可以比较MTP存储器器件的“导电性”与参考器件(例如，参考晶体管)的“导电性”以用与参照图2所描述的类似的方式确定MTP存储器器件是处于对应于第一非易失性状态的状态还是对应于第二非易失性状态的状态。

图9D中示出了MTP存储器器件的另一方面970。针对存储器器件的方面970所描述的技术可以在针对方面960描述的技术之后执行。在方面970，在MTP存储器器件处使用浮栅技术编程(例如，写)第二非易失性状态。例如，可以通过向源极910以及向漏极912施加电压，同时没有电压被施加给金属栅极902而将MTP存储器器件编程为第二非易失性状态。

为了解说，第二触点918可以向源极910施加大约3V的源极电压，而第三触点920可以向漏极912施加大约0V的漏极电压。基于源极/漏极910、912之间的电压差以及在置位/复位形成期间形成的导电路径926、928，电流可以从源极910流向漏极912，n型载流子(电子)可以从源极912流向漏极910。例如，基板材料908中的沟道可以形成在源极910和漏极912之间，而n型离子(电子)可以流过沟道。附加地，n型离子(电子)可以经由导电路径926、928和金属栅极902从源极912流向漏极910。

基于离子传导，偶极子(P)可以被置于对应于第一非易失性状态的向下的取向。晶体管(例如，MTP存储器器件)的阈值电压可以基于偶极子(P)的向下的取向而相对较低。

图9D中示出了MTP存储器器件的另一方面980。针对存储器器件的方面980所描述的技术可以在针对方面970描述的技术之后执行。在方面980，在MTP存储器器件处使用浮栅技术感测(例如，读)第二非易失性状态。例如，可以通过向源极910以及向漏极912施加电压，同时没有电压被施加给金属栅极902而在MTP存储器器件处感测第二非易失性状态。

为了解说，第二触点918可以向源极910施加大约0V的源极电压，而第三触点920可以向漏极912施加读电压(V_读)。感测电流可以经由导电路径926、928和金属栅极902从源极910流向漏极。感测放大器可以比较MTP存储器器件的“导电性”与参考器件(例如，参考晶体管)的“导电性”以用与参照图2所描述的类似的方式确定MTP存储器器件是处于对应于第一非易失性状态的状态还是对应于第二非易失性状态的状态。

图9A-9D的MTP存储器器件可以使得能够在置位和复位形成期间形成切换之后使用浮置栅极编程以及感测非易失性状态。例如在形成切换之后向源极910以及向漏极912施加电压可以在缺少施加给金属栅极902的电压的情况下调节偶极子(P)的取向。在切换(例如，导电路径926、928)形成之后，导电路径926、928使得电流能够在源极910和漏极912之间流动以供在缺少施加给金属栅极902的电压的情况下进行感测和编程操作。调节偶极子(P)的取向可以用与参照图1所描述的类似的方式来移动MTP存储器器件的阈值电压。移动MTP存储器器件的阈值电压可以使得MTP存储器器件(例如，MOS晶体管)能被用作非易失性存储器器件。

参照图10，示出了用于对多次可编程(MTP)存储器器件进行编程的方法1000的特定方面的流程图。该方法可以使用关于图1-9所描述的技术来执行。

方法1000包括在1002执行写操作以将MTP存储器器件编程为第一非易失性状态或第二非易失性状态。例如，参见图1的第一方面100，切换电压(例如，图3的切换电压(-V_切换))可以被施加给金属栅极102来将铁电场(E_de)的取向改变为向上的方向。替换地，参见图8的第一方面800，氧化铪层104中可以存在相对少数目的电子以在基板中感生成像电荷。当在基板中感生相对少量的成像电荷时，器件的阈值电压可以被减小(与当在基板中感生相对大量的成像电荷之时相比)。基于低阈值电压，器件的状态可以对应于第一非易失性可编程状态。

如另一示例，参见图1的第二方面150，切换电压(例如，图4的切换电压(V_切换))可以被施加给金属栅极102来将铁电场(E_de)的取向改变为向下的方向。替换地，参见图8的第二方面850，氧化铪层104中可以存在相对多数目的电子以在基板中感生相对大量的成像电荷。当在基板中感生相对大量的成像电荷时，器件的阈值电压可以被增加(与当在基板中感生相对少量的成像电荷之时相比)。基于高阈值电压，该器件的状态可以对应于第二非易失性可编程状态。

在1004，可以执行读操作以确定MTP存储器器件是具有第一非易失性状态还是具有第二非易失性状态。例如，参见图1，感测放大器可以比较MTP存储器器件的“导电性”与参考器件(例如，参考晶体管)的“导电性”以确定MTP存储器器件是处于对应于第一非易失性状态的状态还是对应于第二非易失性状态的状态。例如，可以将跨MTP存储器器件(例如，第一单元)的电流或电压与跨参考器件(例如，第二单元)的电流或电压比较以确定MTP存储器器件的非易失性状态。

如另一示例，参见图1，感测放大器可以比较MTP存储器器件202的“导电性”与参考器件(例如，参考晶体管)的“导电性”以确定MTP存储器器件是处于对应于第一非易失性状态的状态还是对应于第二非易失性状态的状态。

由此，图10的方法1000能够使用高介电常数(k)金属栅极(HK/MG)器件作为用于逻辑电路的非易失性存储器器件。

参见图11，示出了包括可操作以对多次可编程(MTP)存储器器件1190进行编程的组件的无线设备1100的框图。设备1100包括耦合至存储器1132的处理器1110，诸如数字信号处理器(DSP)。

图11还示出了耦合至处理器1110以及显示器1128的显示控制器1126。编码器/解码器(CODEC)1134也可耦合至处理器1110。扬声器1136和话筒1138可以耦合至CODEC 1134。图11还指示无线控制器1140可以被耦合至处理器1110以及天线1142。射频(RF)接口1180可以被布置在无线控制器1140和天线1142之间。

存储器1132可以是包括可执行指令1156的有形非瞬态处理器可读存储介质。指令1156可以由处理器(诸如处理器1110)执行以执行图10的方法1000。例如，指令1156可由处理器1110执行以使得处理器1110偏置MTP存储器器件1190的诸端子。在特定方面，MTP存储器器件1190可对应于或包括图1和图8的器件、图2-4的MTP存储器器件202、图5-7的MTP存储器器件504、图9A-9D的器件、MTP存储器器件阵列或其任何组合。在另一特定方面，MTP存储器器件1190可被包括在处理器1110或包括CMOS电路系统的其他逻辑中。

在一特定方面，处理器1110、显示器控制器1126、存储器1132、CODEC(编解码器)1134、以及无线控制器1140可包括在系统级封装或片上系统设备1122中。在特定方面，输入设备1130和电源1144耦合至片上系统设备1122。此外，在一特定方面，如图11中所解说的，显示器1128、输入设备1130、扬声器1136、话筒1138、天线1142和电源1144在片上系统设备1122的外部。然而，显示器1128、输入设备1130、扬声器1136、话筒1138、天线1142和电源1144中的每一者可耦合至片上系统设备1122的组件，诸如接口或控制器。

虽然MTP存储器器件1190被集成到图11的无线设备1100中，但是在其他方面，MTP存储器器件1190可以被集成到通信设备、个人数字助理(PDA)、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、固定位置数据单元、计算机或其组合中。

附加地，前面公开的器件和功能(例如，如参照图1-10中的任意一者或多者描述的)可以被设计并配置到存储在计算机可读介质上的计算机文件(例如，RTL、GDSII、GERBER等)中。一些或全部此类文件可被提供给基于此类文件来制造器件的制造处理人员。结果得到的产品包括半导体晶片，其随后被切割为半导体管芯并被封装成半导体芯片。这些半导体芯片可以在上文描述的设备中采用。

结合所描述的方面，一种装备包括用于接收栅极电压信号的装置。例如，用于接收栅极电压信号的装置可包括或对应于图1和图8的金属栅极102、图9A-9D的金属栅极902、一个或多个其他器件、电路、模块，或其任何组合。该装备还可包括用于传导电流的装置。例如，用于传导电流的装置可包括或对应于图1和图8的基板材料108、图9A-9D的基板908、一个或多个其他器件、电路、模块，或其任何组合。

该装备还可以包括用于将该用于传导电流的装置与该用于接收栅极电压信号的装置隔离的装置。该用于隔离的装置可包括用于更改晶体管的阈值电压的装置。用于更改阈值电压的装置可以与用于接收栅极电压信号的装置接触，并且可包括与二氧化硅层接触的氧化铪层。例如，用于更改晶体管的阈值电压的装置可包括或图1和图8的氧化层104、106、图9A-9D的氧化层904、906、一个或多个其他器件、电路、模块，或其任何组合。

技术人员将进一步领会，结合本文所公开的方面来描述的各种解说性逻辑框、配置、模块、电路、和算法步骤可实现为电子硬件、由处理器执行的计算机软件、或这两者的组合。各种解说性组件、框、配置、模块、电路、和步骤已经在上文以其功能性的形式作了一般化描述。此类功能性是被实现为硬件还是处理器可执行指令取决于具体应用和加诸于整体系统的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本公开的范围。

结合本文所公开的各方面来描述的方法或算法的步骤可直接在硬件中、在由处理器执行的软件模块中、或在这两者的组合中实施。软件模块可驻留在随机存取存储器(RAM)、闪存、只读存储器(ROM)、可编程只读存储器(PROM)、可擦式可编程只读存储器(EPROM)、电可擦式可编程只读存储器(EEPROM)、寄存器、硬盘、可移动盘、压缩盘只读存储器(CD-ROM)、或本领域中所知的任何其他形式的非瞬态存储介质中。示例性的存储介质耦合至处理器以使该处理器能从/向该存储介质读写信息。在替换方案中，存储介质可以被整合到处理器。处理器和存储介质可驻留在专用集成电路(ASIC)中。ASIC可驻留在计算设备或用户终端中。在替换方案中，处理器和存储介质可作为分立组件驻留在计算设备或用户终端中。

提供前面对所公开的各方面的描述是为了使得本领域技术人员能够制作或使用所公开的各方面。对这些方面的各种修改对于本领域技术人员而言将是显而易见的，并且本文中定义的原理可被应用于其他方面而不会脱离本公开的范围。因此，本公开并非旨在被限定于本文中示出的各方面，而是应被授予与如由所附权利要求定义的原理和新颖性特征一致的最广的可能范围。