包括平面层叠的半导体芯片的半导体封装的制作方法

各种实施方式总体上涉及半导体封装，更具体地讲，涉及一种按照两个或更多个半导体芯片以平面方式层叠的方式配置的半导体封装。

背景技术：

随着电子产品逐渐小型化和高度功能化，需要具有更高容量的半导体芯片以满足期望的功能。因此，有必要在尺寸较小的电子产品上安装数量增加的半导体芯片。以高容量制造半导体芯片或者在有限空间内安装数量增加的半导体封装的技术有其局限性。因此，近来的技术发展趋势指向在一个封装中嵌入数量增加的半导体芯片。

因此，结果是正在开发半导体封装以在维持半导体封装的总体尺寸的同时尝试提供具有高容量和多个功能的一个或更多个半导体芯片。

技术实现要素：

在实施方式中，一种半导体封装可包括基板。该半导体封装可包括彼此相邻地设置在基板的第一表面上方的第一半导体芯片和第二半导体芯片。该半导体封装可包括将第一半导体芯片和基板电联接的第一接合线。该半导体封装可包括插置在第二半导体芯片和基板之间的绝缘粘合剂。第一接合线可被设置为穿过绝缘粘合剂。

在实施方式中，一种半导体封装可包括基板、第一半导体芯片、第二半导体芯片、绝缘粘合剂和多条第一接合线。所述基板可包括第一表面，该第一表面具有并排地形成在彼此间隔开的位置处的第一区域和第二区域。基板可包括在与第二区域的靠近第一区域的边缘相邻的位置处布置在第一表面上方的多个接合指状物。基板可包括第一阻焊层，该第一阻焊层形成在第一表面上方并且具有暴露第一接合指状物以及第一表面的介于第一接合指状物之间的部分的第一开放区域。第一半导体芯片可被设置在基板的第一表面的第一区域上方，并且具有面向基板的第一表面的下表面、背离所述下表面的上表面以及与上表面的与第一接合指状物相邻的边缘相邻地布置的多个第一 接合焊盘。第二半导体芯片可被设置在基板的第一表面的第二区域上方，并且具有面向基板的第一表面的下表面以及背离所述下表面的上表面。绝缘粘合剂可插置在基板和第二半导体芯片之间。所述多条第一接合线可被形成为穿过绝缘粘合剂并且可将基板的第一接合指状物与第一半导体芯片的第一接合焊盘电联接。

在实施方式中，一种电子系统可包括联接到总线的半导体封装、控制器、接口、输入/输出单元和存储器装置。控制器和存储器装置可包括半导体封装。该半导体封装可包括基板、并排地设置在基板的第一表面上方的第一半导体芯片和第二半导体芯片、将第一半导体芯片和基板电联接的第一接合线以及插置在第二半导体芯片与基板之间的绝缘粘合剂。第一接合线可被设置为穿过绝缘粘合剂。

在实施方式中，一种包括半导体封装的存储卡可包括存储器和存储器控制器，该存储器包括所述半导体封装，该存储器控制器用于控制所述存储器。该半导体封装可包括基板、并排地设置在基板的第一表面上方的第一半导体芯片和第二半导体芯片、将第一半导体芯片和基板电联接的第一接合线以及插置在第二半导体芯片和基板之间的绝缘粘合剂。第一接合线可被设置为穿过绝缘粘合剂。

附图说明

图1是示出根据实施方式的已去除了包封构件的半导体封装的示例的表示的平面图。

图2是沿图1的线A-A’截取的截面图。

图3是沿图1的线B-B’截取的截面图。

图4至图6是示出根据实施方式的半导体封装的第一开放区域的示例的表示的平面图。

图7是示出根据实施方式的已去除包封构件的半导体封装的示例的表示的平面图。

图8是沿图7的线C-C’截取的截面图。

图9至图11是示出根据实施方式的半导体封装的第一开放区域和通风孔的示例的表示的平面图。

图12是沿图7的线D-D’截取的截面图。

图13是应用了根据实施方式的半导体封装的电子系统的示例的框图表示。

图14是包括根据实施方式的半导体封装的存储卡的示例的框图表示。

具体实施方式

以下，将在下面参照附图描述各种实施方式。各种实施方式涉及一种半导体封装。在附图中，为了清楚地描述，组件的形状和尺寸可能被夸大，并且使用相同的标号来指代相同或相似的组件。

参照图1至图3，根据实施方式的半导体封装100可包括基板10、至少两个半导体芯片(例如，第一半导体芯片20和第二半导体芯片50)、接合线42a、42b、42c、42d和42e以及绝缘粘合剂60。根据实施方式的半导体封装100还可包括粘合剂构件30、包封构件70和外部连接构件80。

基板10可以是印刷电路板。当从平面图看时，基板10可具有近似矩形形状。基板10可具有第一表面10a(是指上表面)以及背离第一表面10a的第二表面10b(是指下表面)。基板10可包括：第一区域F/R，第一区域F/R上设置有第一半导体芯片20；以及第二区域S/R，第二区域S/R与第一区域F/R间隔开并且设置有第二半导体芯片50。第二区域S/R可包括用于布置电联接至第一半导体芯片20的第一接合指状物12a的区域。

基板10可包括布置在第一表面10a上的多个接合指状物12a、12b、12c、12d和12e以及布置在第二表面10b上的多个球台(ball land)14。第一接合指状物12a可与第二区域S/R的靠近第一区域F/R的边缘相邻地布置。第二接合指状物12b可被进一步布置在第一表面10a上以用于在第一半导体芯片20与基板10之间电联接。在实施方式中，第二接合指状物12b可与基板10的背离第二区域S/R的边缘相邻地布置。

为了第二半导体芯片50与基板10之间的电联接，可在第二区域S/R的周边进一步布置接合指状物。在实施方式中，第三至第五接合指状物12c、12d和12e被布置在第二区域S/R的周边。例如，第三接合指状物12c和第四接合指状物12d可与第二区域S/R的相应边缘相邻地布置，所述相应边缘与布置第一接合指状物12a所沿的第二区域S/R的边缘垂直或基本上垂直。第五接合指状物12e可与第二区域S/R的背离第一区域F/R的边缘相邻地布置。

尽管在实施方式中第三至第五接合指状物12c、12d和12e被示出为围绕第二区域S/R布置在三个相应边缘上，实施方式不限于此。在其它实施方式中，可仅布置第 三至第五接合指状物12c、12d和12e当中的至少一组接合指状物。

尽管未示出，基板10可包括分别形成在第一表面10a和第二表面10b上的电路图案以及形成在基板10内的通孔图案。第一至第五接合指状物12a、12b、12c、12d和12e以及球台14可以是电路图案的端部。第一至第五接合指状物12a、12b、12c、12d和12e以及球台14可通过电路图案和通孔图案彼此电联接。

基板10可包括分别形成在第一表面10a和第二表面10b上，使得第一至第五接合指状物12a、12b、12c、12d和12e以及球台14被暴露的第一阻焊层16和第二阻焊层18。第一阻焊层16可具有暴露第一接合指状物12a的第一开放区域OR1、最外侧第一接合指状物12a的外侧部分以及第一表面10a的介于第一接合指状物12a之间的部分。

在实施方式中，可按照暴露所有第一接合指状物12a的形式形成单个第一开放区域OR1。另选地，参照图4，可按照暴露预定数量的第一接合指状物12a的方式形成多个第一开放区域OR1a中的每一个。作为另外的另选方式，参照图5，可形成数量与第一接合指状物12a的数量对应的第一开放区域OR1b以分别暴露相应的第一接合指状物12a。

在实施方式中，第一开放区域OR1可被形成为设置在第二区域S/R内部。换言之，第一开放区域OR1可被第二半导体芯片50覆盖。另选地，参照图6，第一开放区域OR1c可形成在第二区域S/R以及与第二区域S/R相邻的外侧区域上方。因此，第一开放区域OR1c的一部分可从第二半导体芯片50暴露。

第一阻焊层16可进一步具有暴露第二至第五接合指状物12b、12c、12d和12e的第二至第五开放区域OR2、OR3、OR4和OR5。在实施方式中，第二至第五开放区域OR2、OR3、OR4和OR5可各自包括单个开放区域并且按照分别允许所有第二接合指状物12b、所有第三接合指状物12c、所有第四指状物12d和所有第五接合指状物12e被暴露的形状形成。

再参照图1至图3，第一半导体芯片20可以是存储器芯片或逻辑芯片并且具有与第一区域F/R的形状近似对应的形状。第一半导体芯片20可具有上表面20a以及背离上表面20a的下表面20b。第一半导体芯片20可包括多个第一接合焊盘22a，所述第一接合焊盘22a与上表面20a的靠近基板10的第二区域S/R的边缘相邻地布置。第一半导体芯片20还可包括多个第二接合焊盘22b，所述第二接合焊盘22b与上表 面20a的靠近第二接合指状物12b的另一边缘相邻地布置。第一半导体芯片20可被设置在基板10的第一区域F/R上，使得其下表面20b面向基板10的第一表面10a。第一半导体芯片20可通过粘合剂构件30接合到基板10。

粘合剂构件30可用于将第一半导体芯片20附接到基板10的第一表面10a。粘合剂构件30可包括粘合剂膜或糊状粘合剂。

第一接合线42a和第二接合线42b可被形成为将基板10和第一半导体芯片20电联接。例如，第一接合线42a可被形成为将基板10的第一接合指状物12a和第一半导体芯片20的第一接合焊盘12a电联接。第二接合线42b可被形成为将基板10的第二接合指状物12b和第一半导体芯片20的第二接合焊盘12b电联接。具体地讲，第一接合线42a可被设置为穿过基板10的第二区域S/R中的绝缘粘合剂60(本文中将稍后说明)并且经由第一阻焊层16的第一开放区域OR1联接到第一接合指状物12a。

第二半导体芯片50可以是存储器芯片或逻辑芯片并且具有与第二区域S/R的形状近似对应的形状。第二半导体芯片50可具有上表面50a以及背离上表面50a的下表面50b。第二半导体芯片可与第一半导体芯片20相邻地设置在基板10的第一表面10a上方。第二半导体芯片50可与第一半导体芯片20共面地层叠在基板10的第一表面10a上。例如，第二半导体芯片50可在与设置有第一半导体芯片20的平面基本上相同的平面上被设置在与第一半导体芯片20水平间隔开的位置处。第二半导体芯片50的下表面50b可面向基板10的第一表面10a。第二半导体芯片50可通过绝缘粘合剂60接合到基板10的第二区域S/R。

第二半导体芯片50可包括布置在上表面50a上的第三至第五接合焊盘52c、52d和52e。为了避免与第一接合线42a的干扰，第三至第五接合焊盘52c、52d和52e可不与第二半导体芯片50的面向第一区域F/R的边缘相邻地设置。换言之，第三至第五接合焊盘52c、52d和52e可与第二半导体芯片50的背离第一区域F/R的边缘相邻地布置，并且与第二半导体芯片50的垂直或基本上垂直于背离第一区域F/R的所述边缘的边缘相邻地布置。在实施方式中，第三接合焊盘52c和第四接合焊盘52d可与第二半导体芯片50的分别靠近基板10的第三接合指状物12c和第四接合指状物12d的边缘相邻地布置。第五接合焊盘52e可与第二半导体芯片50的靠近第五接合指状物12e的边缘相邻地布置。

绝缘粘合剂60可包括允许线穿过的穿透晶片后侧层压(PWBL)膜。诸如PWBL 膜的绝缘粘合剂60可覆盖第一接合指状物12a以及第一接合线42a的联接到第一接合指状物12a的部分，并且将第二半导体芯片50附接到基板10的第一表面10a。绝缘粘合剂60可被填充到第一阻焊层16的第一开放区域OR1。由于绝缘粘合剂60覆盖第一接合线42a的联接到第一接合指状物12a的部分，所以第一接合线42a可通过绝缘粘合剂60联接到第一接合指状物12。

第三至第五接合线42c、42d和42e可被形成为分别穿过第三开放区域OR3、第四开放区域OR4和第五开放区域OR5，因此分别将基板10的第三至第五接合指状物12c、12d和12e与第二半导体芯片50的第三至第五接合焊盘电联接。

包封构件70可被形成为保护第一半导体芯片20和第二半导体芯片50免受外部影响。包封构件70可包括环氧树脂模塑化合物。包封构件70可形成在基板10的第一表面10a上以覆盖第一半导体芯片20和第二半导体芯片50以及第一至第五接合线42a、42b、42c、42d和42e。

外部连接构件80可以是用于将根据实施方式的半导体封装100安装到外部电路的工具。外部连接构件80可包括焊球。外部连接构件80可形成在从基板10的第二表面10b上的第二阻焊层18暴露的各个球台14上。例如，由焊球制成的外部连接构件80可按照这样的方式形成：在基板10的各个球台16上点焊焊剂，将焊球附接到点焊有焊剂的各个球台14，然后进行对所附接的焊球的回流工艺。另选地，外部连接构件80可包括焊膏、导电引脚、导电弹簧等。

如上所述，基板10可包括设置在第一表面10a上的第一接合指状物12a。第一半导体芯片20和第二半导体芯片50可并排地设置在基板10的第一表面10a上。第一半导体芯片50按照与第一接合指状物12a交叠的方式设置。第二半导体芯片50通过诸如PWBL膜的绝缘粘合剂60接合到基板10。第二半导体芯片50可被设置为覆盖第一接合指状物12a，因此防止第一接合指状物12a被暴露。第一半导体芯片20和第二半导体芯片50中的每一个可具有矩形形状。第一半导体芯片20和第二半导体芯片50被设置为使得第一半导体芯片20的一侧面向第二半导体芯片50的一侧。第一接合焊盘22a与第一半导体芯片20的靠近第二半导体芯片50的边缘相邻地设置。

第一接合线42a被设置用于基板10与第一半导体芯片20之间的电联接。各条第一接合线42a的第一端连接到对应的第一接合指状物12a，各条第一接合线42a的第二端连接到对应的第一接合焊盘22a。例如，第一接合线42a穿过第一半导体芯片20 与第二半导体芯片50之间的空间并且穿过第一阻焊层16的第一开放区域OR1，并且将相应的第一接合指状物12a与对应的第一接合焊盘22a连接。

诸如PWBL膜的绝缘粘合剂60被设置为基本上覆盖设置在第二半导体芯片50与基板10之间的所有的第一接合线42a。第一阻焊层16的第一开放区域OR1可用绝缘粘合剂60填充。在实施方式中，绝缘粘合剂60可被设置为使得第一开放区域OR1基本上被绝缘粘合剂60完全填充。在第一开放区域OR1基本上被绝缘粘合剂60完全填充的情况下，可有效地限制、避免或减少归因于空隙的可靠性降低的问题(例如，绝缘粘合剂60与基板10之间分层(delamination)的问题)。

根据实施方式的半导体封装100可被配置为使得包括绝缘粘合剂60的第二半导体芯片50被设置为覆盖基板10的第一接合指状物12a以及连接到第一接合指状物12a的第一接合线42a。因此，在根据实施方式的半导体封装100中，与所有第一接合指状物12a均从基板10的第一表面10a暴露的配置中相比，封装所需的区域可减小。通常，当用于引线接合的接合指状物被设置在芯片之间时，可能需要芯片与接合指状物之间有预定空间以允许用于引线接合的毛细管形成引线回路。根据本发明的实施方式，第二半导体芯片50与第一接合指状物12a之间可能不需要限定单独的空间。因此，与第一半导体芯片20和第二半导体芯片50以及接合指状物被设置在基板10上彼此间隔开的位置处的配置中相比，根据实施方式的半导体封装100的尺寸可减小。

参照图7至图8，根据实施方式的半导体封装200可包括基板110、至少两个半导体芯片(例如，第一半导体芯片20和第二半导体芯片50)、接合线42a、42b、42c、42d和42e以及绝缘粘合剂60。根据实施方式的半导体封装200还可包括粘合剂构件(未示出)和包封构件70。根据实施方式的半导体封装200还可包括外部连接构件80。

基板110可具有第一表面110a以及背离第一表面110a的第二表面110b。基板110可包括设置有第一半导体芯片20的第一区域F/R以及与第一区域F/R间隔开并且设置有第一接合指状物12a和第二半导体芯片50的第二区域S/R。

基板110可包括布置在第一表面110a上的多个第一至第五接合指状物12a、12b、12c、12d和12e以及布置在第二表面110b上的多个球台14。第一接合指状物12a和第二接合指状物12b可被设置用于电联接到第一半导体芯片20。第一接合指状物12a 可与第二区域S/R的靠近第一区域F/R的边缘相邻地布置。第二接合指状物12b可与第一区域F/R的背离第二区域S/R的边缘相邻地布置。第三至第五接合指状物12c、12d和12e可被设置用于电联接到第二半导体芯片50。第三接合指状物12c和第四接合指状物12d可与第二区域S/R的相应边缘相邻地布置，所述相应边缘垂直于布置第一接合指状物12a所沿的第二区域S/R的边缘。第五接合指状物12e可与第二区域S/R的背离第一区域F/R的边缘相邻地布置。

尽管在本实施方式中接合指状物被示出为沿着第二区域S/R的周边与所有三个边缘相邻地布置，但是作为另选方式，可仅设置第三至第五接合指状物12c、12d和12e当中的至少一组接合指状物。

基板110可包括形成在第一表面110a和第二表面110b中的每一个上的电路图案以及形成在基板110内部的通孔图案。第一至第五接合指状物12a、12b、12c、12d和12e以及球台14可通过电路图案和通孔图案彼此电联接。

基板110可包括：第一阻焊层16，其形成在第一表面110a上使得第一至第五接合指状物12a、12b、12c、12d和12e被暴露；以及第二阻焊层18，其形成在第二表面110b上使得球台14被暴露。具体地讲，第一阻焊层16可具有暴露第一接合指状物12a的第一开放区域OR1、最外侧第一接合指状物12a的外侧部分以及第一表面110a的介于第一接合指状物12a之间的部分。第二阻焊层18可被形成为使得通风孔VH(本文中将稍后说明)被暴露。

可形成单个第一开放区域OR1来暴露所有的第一接合指状物12a。另选地，参照图10，多个第一开放区域OR1a可各自按照暴露预定数量的第一接合指状物12a的形式形成。作为另一另选方式，尽管未示出，可形成数量与第一接合指状物12a的数量对应的第一开放区域OR1以分别暴露相应的第一接合指状物12a。

第一开放区域OR1可被设置在第二区域S/R中，使得第一开放区域OR1被第二半导体芯片50覆盖。另选地，参照图11，第一开放区域OR1c可形成在第二区域S/R以及与第二区域S/R相邻的外侧区域上方，以使得第一开放区域OR1c的一部分可从第二半导体芯片50暴露。

基板110可具有通风孔VH，其形成在第一阻焊层16的第一开放区域OR1中使得它穿过第一表面110a和第二表面110b。通风孔VH被设置的位置及其数量可根据第一开放区域OR1的形状而改变。例如，在形成为使得通过第一开放区域OR1暴露 所有第一接合指状物12a的单个第一开放区域OR1中可形成单个通风孔VH。另选地，参照图9，在形成为使得通过第一开放区域OR1暴露所有第一接合指状物12a的单个第一开放区域OR1中可形成多个通风孔VH。作为另一另选方式，参照图10，在多个第一开放区域OR1a中的每一个中可形成至少一个通风孔VH，各个第一开放区域OR1a按照暴露预定数量的第一接合指状物12a的形式形成。尽管未示出，在数量与第一接合焊盘12a的数量对应的各个第一开放区域OR1中可形成单个通风孔VH，各个第一开放区域OR1按照分别暴露对应的一个第一接合指状物12a的形式形成。

可形成通风孔VH以防止由形成在第一开放区域OR1中的空隙导致的故障。例如，在将第二半导体芯片60附接到基板110的工艺期间，第一开放区域OR1被绝缘粘合剂60覆盖。这里，第一开放区域OR1必须被绝缘粘合剂60完全填充，但是它可能仅被绝缘粘合剂60部分地填充，由此可能形成空隙。在这种情况下，可能由于水分吸收而导致爆裂故障，或者可能由于水分吸收而导致离子迁移，由此可能形成电路径，因此导致诸如短路的故障。在根据实施方式的半导体封装200中，空气可通过形成在基板110的第一开放区域OR1中的至少一个通风孔VH流出，由此可防止空隙的形成。因此，可防止由空隙导致的故障。

第一阻焊层16还可具有暴露第二至第五接合指状物12b、12c、12d和12e的第二至第五开放区域OR2、OR3、OR4和OR5。在实施方式中，第二至第五开放区域OR2、OR3、OR4和OR5可按照分别允许所有第二接合指状物12b、所有第三接合指状物12c、所有第四接合指状物12d和所有第五接合指状物12e暴露的形状形成。

再参照图7和图8，第一半导体芯片20可包括上表面以及背离上表面的下表面。第一半导体芯片20可包括多个第一接合焊盘22a，多个第一接合焊盘22a与基板110的上表面的靠近第二区域S/R的边缘相邻地布置。第一半导体芯片20还可包括多个第二接合焊盘22b，多个第二接合焊盘22b与基板110的上表面的靠近第二接合指状物12b的另一边缘相邻地布置。第一半导体芯片20可被设置在基板110的第一区域F/R上，使得其下表面面向基板110的第一表面110a。第一半导体芯片20可通过粘合剂构件(未示出)接合到基板110。

粘合剂构件可用于将第一半导体芯片20附接到基板110的第一表面110a。粘合剂构件可包括粘合剂膜或糊状粘合剂。

第一接合线42a可被形成为将基板110的第一接合指状物12a和第一半导体芯片 20的第一接合焊盘22a电联接。具体地讲，第一接合线42a可在基板110的第二区域S/R中经由第一阻焊层16的第一开放区域OR1连接到第一接合指状物12a。第二接合线42b可被形成为将基板110的第二接合指状物12b和第一半导体芯片20的第二接合焊盘22b电联接。

第二半导体芯片50可具有上表面50a以及背离上表面50a的下表面50b。第二半导体芯片50可与第一半导体芯片20共面地层叠在基板110的第一表面110a上。第二半导体芯片50可通过绝缘粘合剂60被接合在基板110的第二区域S/R上，使得第二半导体芯片50的下表面50b面向基板110的第一表面110a。第二半导体芯片50可覆盖布置在第二区域S/R上的第一接合指状物12a和连接到第一接合指状物12a的第一接合线42a的部分这二者。

第二半导体芯片50可包括布置在上表面50a上的第三至第五接合焊盘52c、52d和52e。在实施方式中，第三接合焊盘52c和第四接合焊盘52d可与第二半导体芯片50的分别靠近基板110的第三接合指状物12c和第四接合指状物12d的边缘相邻地布置。第五接合焊盘52e可与第二半导体芯片50的靠近第五接合指状物12e的边缘相邻地布置。

绝缘粘合剂60可包括允许线穿过的PWBL膜。诸如PWBL膜的绝缘粘合剂60可覆盖第一接合指状物12a以及连接到第一接合指状物12a的第一接合线42a的部分。诸如PWBL膜的绝缘粘合剂60可将第二半导体芯片50附接到基板110的第一表面110a。绝缘粘合剂60可被填充到第一阻焊层16的第一开放区域OR1。

如上所述，当第二半导体芯片50通过绝缘粘合剂60被接合在基板110的第二区域S/R上时，第一开放区域OR1的部分可能未被绝缘粘合剂60填充，从而导致空隙。由此，可能导致归因于空隙的故障。

参照图12，在实施方式中，当第二半导体芯片50通过粘合剂膜60被接合到基板110时，可通过通风孔VH去除空气。因此，由于可从第一开放区域OR1可靠地去除空气，第一开放区域OR1可被绝缘粘合剂60完全填充，由此可防止在第一开放区域OR1中形成空隙。因此，根据实施方式的半导体封装200可有效地防止在第一开放区域OR1中形成空隙，从而防止由空隙导致的故障。

第三至第五接合线42c、42d和42e可被形成为分别将第二半导体芯片50的第三至第五接合焊盘52c、52d和52e电联接至基板110的与第三至第五接合焊盘52c、52d 和52e相邻布置的第三接合指状物12c、第四接合指状物12d和第五接合指状物12e。

包封构件70可形成在基板110的第一表面110a上以覆盖第一半导体芯片20和第二半导体芯片50以及第一至第五接合线42a、42b、42c、42d和42e。包封构件70可包括环氧树脂模塑化合物。

外部连接构件80可形成在从基板110的第二表面110b上的第二阻焊层18暴露的各个球台14上。外部连接构件80可包括焊球。另选地，外部连接构件80可包括焊膏、导电引脚、导电弹簧等。

上述半导体封装可被应用于各种类型的半导体器件以及具有其的封装模块。

图13是应用了根据实施方式的半导体封装的电子系统的示例的框图表示。

参照附图，电子系统1000可包括控制器1100、输入/输出单元1200和存储器装置1300。控制器1100、输入/输出单元1200和存储器装置1300可通过提供数据移动路径的总线1500彼此电联接。

例如，控制器1100可包括微处理器、数字信号处理器、微控制器以及能够执行与这些组件相似的功能的逻辑器件中的至少任一个。控制器1100和存储器装置1300可包括根据各种实施方式中的每一个的半导体封装。输入/输出单元1200可包括从键区、键盘、显示装置等当中选择出的至少一个。

存储器装置1300可存储要由控制器1100执行的数据和/或命令。存储器装置1300可包括诸如DRAM的易失性存储器装置和/或诸如闪存的非易失性存储器装置。例如，闪存可被安装到诸如移动终端和台式计算机的信息处理系统。这种闪存可通过SSD(固态驱动器)来配置。在这种情况下，电子系统1000可在闪存系统中可靠地存储大量数据。

这种电子系统1000还可包括用于向通信网络发送数据或者从通信网络接收数据的接口1400。接口1400可以是有线类型或无线类型。例如，接口1400可包括天线或者有线/无线收发器。

尽管未示出，电子系统1000还可包括应用芯片组、相机图像处理器等。

电子系统1000可被实现为移动系统、个人计算机、用于工业用途的计算机或者执行各种功能的逻辑系统。例如，移动系统可以是个人数字助理(PDA)、便携式计算机、上网平板、移动电话、智能电话、无线电话、膝上型计算机、存储卡、数字音乐系统和信息发送/接收系统当中的任一个。

在电子系统1000是能够执行无线通信的设备的情况下，电子系统1000可用在诸如CDMA(码分多址)、GSM(全球移动通信系统)、NADC(北美数字蜂窝)、E-TDMA(增强时分多址)、WCDMA(宽带码分多址)、CDMA2000、LTE(长期演进)和Wibro(无线宽带互联网)的通信系统中。

图14是包括根据各种实施方式的半导体封装的存储卡的示例的框图表示。

参照附图，根据各种实施方式的层叠封装可按照存储卡2000的形式提供。例如，存储卡2000可包括诸如非易失性存储器装置的存储器2100和存储器控制器2200。存储器2100和存储器控制器2200可存储数据或者读取所存储的数据。

存储器2100可包括应用了根据上述各种实施方式的半导体封装的非易失性存储器装置当中的至少任一个。存储器控制器2200可控制存储器2100响应于来自主机2300的读/写请求读取所存储的数据或者存储数据。

相关申请的交叉引用

本申请要求2015年8月3日提交于韩国知识产权局的韩国专利申请No.10-2015-0109314的优先权，其整体内容以引用方式并入本文。