技术总结
本发明涉及半导体装置及其制造方法，提高半导体装置的性能。半导体装置具有与栅极电极电连接的沟槽栅极电极(TG1)和沟槽栅极电极(TG2)以及与发射极电极电连接的沟槽栅极电极(TG3)和沟槽栅极电极(TG4)。在沟槽栅极电极(TG1)与沟槽栅极电极(TG2)之间的半导体层(SLn)中，形成有多个p+型半导体区域(PR)。多个p+型半导体区域(PR)在俯视时，沿着沟槽栅极电极(TG1)的延伸方向相互空出间隔地配置。
技术研发人员：长田尚
受保护的技术使用者：瑞萨电子株式会社
文档号码：201610443307
技术研发日：2016.06.20
技术公布日：2017.01.11