半导体器件及其制造方法与流程
本申请要求于2015年10月8日在uspto提交的第62/238,881号美国临时申请的优先权，出于全部目的，通过引用将其内容全部包含于此。
通过引用，将于2015年11月2日在韩国知识产权局提交的名为“semiconductordeviceandmethodofmanufacturingthesame”(半导体器件及其制造方法)的第10-2015-0153303号韩国专利申请全部包含于此。
实施例涉及一种半导体器件及其制造方法。
背景技术：
可能存在对于能够处理大量数据的电子产品的市场需求，同时电子产品的体积可以减小。可能需要提升在这样的电子产品中使用的半导体器件的集成程度。
技术实现要素：
可以通过提供一种半导体器件来实现实施例，所述半导体器件包括：栅电极，垂直地堆叠在基底上；通道孔，垂直地延伸到基底，通道孔穿过栅电极，通道孔具有通道区域；栅极焊盘，以不同的长度从栅电极延伸；接触塞，连接到栅极焊盘，栅极焊盘的至少一部分具有厚度比连接到栅极焊盘的所述至少一部分的栅电极的厚度小的区域。
栅极焊盘可以包括下栅极焊盘延伸得比连接到接触塞的上栅极焊盘远的接触区域，接触区域中的栅极焊盘的厚度可以比栅电极的厚度小。
在全部接触区域中，栅极焊盘可以具有比栅电极的厚度小的厚度。
在接触区域中，栅极焊盘可以具有连续地并逐渐地减小的厚度。
栅极焊盘中的每个可以具有在接触区域附近栅极焊盘的厚度不连续地并迅速地减小的弯曲部分，在除了弯曲部分外的区域，栅极焊盘中的每个水平地延伸。
栅极焊盘与连接到栅极焊盘的栅电极之间的厚度的差在每个栅极焊盘中可以不同。
栅极焊盘中厚度的差可以从基底的上表面沿向上的方向增加。
栅极焊盘中厚度的差可以在包括两个或更多个栅极焊盘的组单元中从基底的上表面沿向上的方向增加。
半导体器件还可以包括栅极焊盘上的刻蚀停止层。接触塞可以穿过刻蚀停止层。
刻蚀停止层可以与栅极焊盘接触。
可以通过提供一种半导体器件来实现实施例，所述半导体器件包括：栅电极，垂直地堆叠在基底上；栅极焊盘，具有接触区域，栅极焊盘以不同的长度从栅电极延伸；接触塞，在接触区域中连接到栅极焊盘，在接触区域中，栅极焊盘的至少一部分具有减小的厚度。
接触区域可以包括栅极焊盘中的下栅极焊盘延伸得比栅极焊盘中的上栅极焊盘远的区域。
栅极焊盘中的每个可以具有台阶部分或弯曲部分，使得在接触区域中，栅极焊盘中的每个具有减小的厚度。
栅电极与连接到栅电极的栅极焊盘的厚度的差可以在约
栅极焊盘的厚度的减小程度和栅极焊盘与基底之间的距离可以成正比或成反比。
可以通过提供一种制造半导体器件的方法来实现实施例，所述制造半导体器件的方法包括：在基底上交替地堆叠牺牲层和层间绝缘层；在彼此堆叠的牺牲层和层间绝缘层上形成掩模层；通过使用掩模层去除牺牲层和层间绝缘层的部分从而以不同的长度延伸来形成焊盘区域；在焊盘区域中形成包括氧化物基材料的焊盘绝缘层；去除牺牲层；通过用导电材料填充从其去除了牺牲层的区域来形成栅电极，在形成焊盘绝缘层的过程中，使牺牲层在焊盘区域的至少部分被氧化以形成氧化物层。
可以通过源材料从牺牲层的上表面使牺牲层的部分氧化，用于焊盘绝缘层的形成。
在去除牺牲层的过程中，可以保留氧化物层不被去除。
在氧化物层下方，栅电极中的每个可以具有减小的厚度。
远离基底的上表面，可以增加氧化物层的厚度。
可以通过提供一种半导体器件来实现实施例，所述半导体器件包括：栅电极，堆叠在基底上；栅极焊盘，从栅电极中的每个延伸，栅极焊盘中的每个从栅电极中的每个延伸不同的长度；在延伸得比栅极焊盘中的上栅极焊盘长的区域，栅极焊盘中的每个具有减小的厚度。
栅极焊盘中的至少一个可以具有凹进形状的弯曲部分，所述凹进形状的弯曲部分为从其延伸的栅极焊盘提供减小的厚度。
在全部区域中，从具有凹进形状的弯曲部分的栅电极中的所述至少一个延伸的栅极焊盘可以具有与基底平行并延伸得比上栅极焊盘长的上表面。
栅极焊盘中的每个可以包括接触区域。
半导体器件还可以包括连接到接触区域中的每个的接触塞。
附图说明
通过参照附图详细地描述示例性实施例，对于本领域的技术人员，特征将变为清楚的，其中：
图1示出了根据示例实施例的半导体器件的示意性框图；
图2示出了根据示例实施例的半导体器件的存储单元阵列的等效电路图；
图3示出了根据示例实施例的半导体器件的示意性平面图；
图4示出了根据示例实施例的半导体器件的示意性剖视图；
图5a至图5c示出了根据示例实施例的栅极介电层的剖视图；
图6a至图6c示出了根据示例实施例的栅极焊盘的剖视图；
图7至图9示出了根据示例实施例的半导体器件的示意性剖视图；
图10a至图10k示意性地示出了根据示例实施例的制造半导体器件的方法的主要工艺的图；
图11a至图11d示意性地示出了根据示例实施例的制造半导体器件的方法的主要工艺的图；
图12示出了根据示例实施例的半导体器件的示意性透视图；
图13示出了包括根据示例实施例的半导体器件的存储装置的框图；
图14示出了包括根据示例实施例的半导体器件的电子设备的框图；以及
图15示出了包括根据示例实施例的半导体器件的系统的示意图。
具体实施方式
现在将在下文中参照附图更充分地描述示例实施例；然而，示例实施例可以以不同的形式实施而不应被解释为限于此处所阐述的实施例。相反，这些实施例被提供为使得本公开将是彻底的和完整的，并且将把示例性实施方式充分地传达给本领域的技术人员。
在图中，为了图示的清晰起见，会夸大层和区域的尺寸。在整个说明书中，将理解的是，当诸如层、区域或晶片(基底)的元件被称为“在”另一元件“上”、“连接到”或“结合到”另一元件时，该元件可以直接“在”另一元件“上”、直接“连接到”或“结合到”另一元件，或者可以在它们之间存在其他中间元件。相反，当元件被称为“直接在”另一元件“上”、“直接连接到”或“直接结合到”另一元件时，在它们之间不会存在元件或层。此外，将理解的是，当层被称为“在”另一层“下”时，该层可以直接在另一层下，也可以存在一个或多个中间层。另外，还将理解的是，当层被称为“在”两层“之间”时，该层可以是在两层之间的唯一层，或者也可以存在一个或多个中间层。同样的标记始终表示同样的元件。如在这里使用的，术语“和/或”包括相关列出项中的一个或多个的任意和全部组合。
将清楚的是，虽然可以在这里使用术语第一、第二、第三等来描述各种构件、组件、区域、层和/或部分，但是这些构件、组件、区域、层和/或部分不应被这些术语所限制。这些术语仅用来将一个构件、组件、区域、层或部分与另一区域、层或部分区分开来。因此，在不脱离示例实施例的教导的情况下，下面讨论的第一构件、第一组件、第一区域、第一层或第一部分可以命名为第二构件、第二组件、第二区域、第二层或第二部分。
为了易于描述，在这里可以使用诸如“在…上方”、“上”、“在…下方”和“下”等的空间相对术语来描述如在图中所示出的一个元件与另外的元件的关系。将理解的是，空间相对术语意图包括除了在图中描绘的方位外装置在使用或操作中的不同方位。例如，如果翻转图中的装置，那么描述为“在”其他元件“上方”或“上”的元件将随后定位为“在”其他元件或特征“下方”或“下”。因此，基于图的具体方向，术语“在…上方”可以包括“在…上方”和“在…下方”两种方位。可以另外定位(旋转90度或在其他方位)所述装置，并相应地解释在这里使用的空间相对描述语。
在这里使用的术语仅是为了描述具体实施例的目的，而不意图限制。如在这里使用的，除非上下文另外明确地指出，否则单数形式“一个(种)”和“所述(该)”也意图包括复数形式。还将理解的是，术语“包括”用在本说明书中时，说明存在所述特征、整体、步骤、操作、构件、元件和/或它们的组，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、构件、元件和/或它们的组。
在下文中，将参照示出实施例的示意性图描述实施例。在图中，例如由于制造技术和/或工差，示出的形状的修改是可以预计的。因此，实施例不应被解释为限于例如在这里示出的区域的具体形状，以包括由制造引起的形状的改变。下面的实施例也可以由一个实施例或实施例的组合所组成。
下面描述的内容可以具有各种构造并在这里仅提出了一个需要的构造，但不限于此。
在本说明书中，术语“哑”仅用作表示仅作为图案存在而不执行实际功能的构造的术语，即使该构造与其他组成元件相同或者具有与其相似的结构和形状。因此，“哑”组成元件不具有施加到其的电信号，也不执行特定的电学功能。
图1示出了根据示例实施例的半导体器件的示意性框图。
参照图1，根据示例实施例的半导体器件10可以包括存储单元阵列20、驱动电路30、读/写电路40和控制电路50。
存储单元阵列20可以包括多个存储单元。多个存储单元可以按多个行和多个列布置。存储单元阵列20中包括的多个存储单元可以通过字线wl、共源线csl、串选择线ssl、地选择线gsl等连接到驱动电路30，并可以通过位线bl连接到读/写电路40。在本公开的示例实施例中，按单行线性布置的多个存储单元可以连接到单条字线wl，按单列线性布置的多个存储单元可以连接到单条位线bl。
存储单元阵列20中包括的多个存储单元可以分成多个存储块。各个存储块可以包括多条字线wl、多条串选择线ssl、多条地选择线gsl、多条位线bl和至少一条共源线csl。
驱动电路30和读/写电路40可以通过控制电路50操作。在示例实施例中，驱动电路30可以接收外部提供的地址信息addr，并可以将接收的地址信息addr解码以选择连接到存储单元阵列的字线wl、共源线csl、串选择线ssl和地选择线gsl的至少一部分。驱动电路30可以包括用于字线wl、串选择线ssl和共源线csl中的每个的驱动电路。
读/写电路40可以响应于从控制电路50提供的命令来选择连接到存储单元阵列20的位线bl的至少一部分。读/写电路40可以读取已写入连接到所选择的位线bl的至少一部分的存储单元的数据或者可以向连接到所选择的位线bl的至少一部分的存储单元写入数据。读/写电路40可以包括诸如页缓冲器、输入/输出缓冲器、数据锁存等的电路。
控制电路50可以响应于外部传输的控制信号ctrl来控制驱动电路30和读/写电路40的操作。在读取已写入存储单元阵列20中的数据的情况下，控制电路50可以控制驱动电路30的操作以向其中存储有将被读取的数据的字线wl提供电压，进行读取操作。当向特定的字线wl提供用于读取操作的电压时，控制电路50可以执行控制使得读/写电路40可以读取已写入连接到已经接收用于读取操作的电压的字线wl的存储单元的数据。
当数据写入存储单元阵列20时，例如，控制电路50可以控制驱动电路30的操作以向将要写入数据的字线wl提供用于写入操作的电压。当用于写入操作的电压提供给特定的字线wl时，控制电路50可以控制读/写电路40以向连接到已经向其提供用于写入操作的电压的字线wl的存储单元写入数据。
图2示出了根据示例实施例的半导体器件的存储单元阵列的等效电路图。
图2示出了竖直半导体器件100a中包括的存储单元阵列的三维结构的等效电路图。参照图2，根据示例实施例的存储单元阵列可以包括具有彼此串联连接的n个存储单元mc1至mcn的多个存储单元串s以及分别连接到串联的n个存储单元mc1至mcn的两端的地选择晶体管gst和串选择晶体管sst。
彼此串联连接的n个存储单元mc1至mcn可以分别连接到字线wl1至wln，以选择n个存储单元mc1至mcn的至少一部分。
地选择晶体管gst的栅极端子可以连接到地选择线gsl，其源极端子可以连接到共源线csl。串选择晶体管sst的栅极端子可以连接到串选择线ssl，其源极端子可以连接到存储单元mcn的漏极端子。图2示出了这样的结构，在该结构中，一个地选择晶体管gst和一个串选择晶体管sst分别连接到彼此串联连接的n个存储单元mc1至mcn；按照与此不同的方式，多个地选择晶体管gst或多个串选择晶体管sst可以连接到n个存储单元mc1至mcn。
串选择晶体管sst的漏极端子可以连接到位线bl1至blm。当信号通过串选择线ssl施加到串选择晶体管sst的栅极端子时，通过位线bl1至blm施加的信号可以传输到彼此串联连接的n个存储单元mc1至mcn，使得可以执行数据读取操作或数据写入操作。因为信号经过栅极选择线施加到其源极端子连接到共源线csl的栅极选择晶体管gst的栅极端子，可以执行全部去除存储在n个存储单元mc1至mcn中的电荷的擦除操作。
图3示出了根据示例实施例的半导体器件的示意性平面图。图3部分地示出了组成元件的结构，为了便于描述，从其省略了一些诸如焊盘绝缘层129(见图4)的构造。
图4示出了根据示例实施例的半导体器件的示意性剖视图。图4示出了沿着图3的线i-i'截取的半导体器件的剖面。
参照图3和图4，半导体器件100可以包括单元区域cell和焊盘区域pad。焊盘区域pad可以沿x方向设置在单元区域cell的至少一端上。单元区域cell可以与图1的存储单元阵列20对应，焊盘区域pad可以是将图1的存储单元阵列20与驱动电路30彼此电连接的区域。
在单元区域cell中，半导体器件100可以包括：栅电极131至137(栅电极130)，在沿着与基底101的上表面垂直的方向彼此分隔开的同时堆叠在基底101上；层间绝缘层121至127(层间绝缘层120)，与栅电极130交替地堆叠；通道孔ch，沿与基底101的上表面垂直的方向延伸并且其中设置有通道区域140；通道焊盘160，设置在通道孔ch的上端上；第一布线170和通道塞175，设置在通道焊盘160上。半导体器件100还可以包括通道孔ch内的通道区域140和栅极介电层150。在半导体器件100中，单个存储单元串可以基于每个通道孔ch来配置，多个存储单元串可以沿x方向和y方向按行和列布置。
在焊盘区域pad中，半导体器件100可以包括从栅电极131至137(栅电极130)水平延伸的栅极焊盘131p至137p(栅极焊盘130p)、连接到栅极焊盘130p的接触塞180、设置在接触塞180上的第二布线190和具有与通道孔ch相同结构的哑通道孔chd。
基底101可以具有沿x方向和y方向延伸的上表面。基底101可以包括半导体材料，例如iv族半导体材料、iii-v族化合物半导体材料或ii-vi族氧化物半导体材料。例如，iv族半导体可以包括硅、锗或硅-锗。基底101可以作为体晶片或外延层提供。
栅电极130(例如131至137)可以沿着通道孔ch的各个侧面在与基底101的上表面垂直的方向上彼此分隔开。参照图2，栅电极130可以分别形成地选择晶体管gst的栅极、多个存储单元mc1至mcn的栅极和串选择晶体管sst的栅极。栅电极130可以在形成字线wl1至wln的同时延伸。栅电极130可以公共地连接到通过预定单元提供并且沿x方向和y方向布置的彼此相邻的存储单元串，堆叠有栅电极130的堆叠结构可以如图3所示通过沟槽th在y方向上彼此分离。
在示例实施例中，在存储单元mc1至mcn的栅电极132至135的情况下，可以布置例如四个栅电极。例如，形成存储单元mc1至mcn的栅电极130的数量可以取决于半导体器件100的容量。例如，形成存储单元mc1至mcn的栅电极130的数量可以是2n，其中，n是自然数。
地选择晶体管gst的栅电极131可以沿x方向延伸以形成地选择线gsl。串选择晶体管sst的栅电极136和137可以沿x方向延伸以形成串选择线ssl。沿y方向线性设置的通道孔ch可以根据诸如通道塞175的上布线结构的设置分别连接到不同的第一布线170。在示例实施例中，串选择晶体管sst的栅电极136和137可以在沿y方向线性设置的通道孔ch之间彼此分离以形成不同的串选择线ssl。根据示例实施例，串选择晶体管sst的栅电极136和137以及地选择晶体管gst的栅电极131可以分别是一个、两个或更多个，并且可以具有与存储单元mc1至mcn的栅电极132至135的结构相同的或不同的结构。
栅电极130的一部分，例如与地选择晶体管gst的栅电极131相邻的栅电极132或串选择晶体管sst的栅电极136和137可以是哑栅电极。例如，与地选择晶体管gst的栅电极131相邻的栅电极132可以是哑栅电极。
栅电极130可以包括多晶硅或金属硅化物材料。金属硅化物材料可以是从例如钴(co)、镍(ni)、铪(hf)、铂(pt)、钨(w)和钛(ti)中选择的金属的硅化物材料，或者可以是其组合。根据示例实施例，栅电极130还可以包括例如钨(w)的金属。栅电极130还可以包括扩散障碍层，例如扩散障碍层可以包括氮化钨(wn)、氮化钽(tan)、氮化钛(tin)或其组合。
共源线csl可以设置在彼此相邻的栅电极130的堆叠结构之间的沟槽th中。
栅极焊盘130p可以与栅电极130从单元区域cell向焊盘区域pad水平延伸的区域对应。因为栅电极130延伸并形成字线wl1至wln，所以栅极焊盘130p可以称为字线或字线焊盘。栅极焊盘130p可以按不同的长度延伸以具有台阶部分。栅极焊盘130p可以提供下栅极焊盘130p比上栅极焊盘130p长的接触区域。在接触区域中，栅极焊盘130p可以分别通过接触塞180连接到设置在其上的第二布线190，通过接触塞180可以将电信号施加到栅电极130。
栅极焊盘130p可以分别包括其厚度比栅电极130的厚度小的区域。栅极焊盘130p可以分别包括从栅电极130以特定厚度延伸并随后以减小的厚度延伸的区域。例如，栅极焊盘130p可以在接触区域具有减小的厚度。在整个接触区域中，栅极焊盘130p可以具有减小的厚度，例如，可以具有作为从第一厚度t1减小的厚度并且比第一厚度t1薄的第二厚度t2。栅极焊盘130p可以分别具有栅极焊盘130p的厚度在接触区域中竖直地减小的台阶部分cp。
第一厚度t1与第二厚度t2之间的差可以在大约
最上面的栅极焊盘137p可以具有比在焊盘区域pad中的栅电极137的厚度低的厚度，其以减小的厚度延伸的长度l1可以根据示例实施例而进行各种改变。
层间绝缘层120可以布置在栅电极130/栅极焊盘130p之间。层间绝缘层120可以按照与栅电极130的方式相似的方式沿与基底101的上表面垂直的方向彼此分隔开并可以沿x方向延伸。在焊盘区域pad中，层间绝缘层120还可以沿着栅极焊盘130p以不同的长度延伸。层间绝缘层120可以包括诸如氧化硅或氮化硅的绝缘材料。
在单元区域cell中，在基底101上形成列和行的同时，通道孔ch可以彼此分隔开，并可以设置为在x方向朝向彼此位移。例如，通道孔ch可以设置为形成格子图案或者可以沿单个方向以z字形形式设置。通道孔ch可以按照其高宽比的增加具有朝向基底101成锥形的倾斜的侧表面。通道孔ch的设置可以根据示例实施例进行各种改变。
具有柱形形状的通道区域140可以设置在沿与基底101的上表面垂直的方向延伸的通道孔ch中。虽然在通道孔ch内的通道区域140可以以环形形状形成以围绕设置在通道区域140内侧的第一绝缘层162，但是根据示例实施例，通道区域140还可以具有诸如圆柱形形状或棱柱形形状的柱形形状而其中不具有第一绝缘层162。通道区域140的下部可以连接到基底101。通道区域140可以包括诸如多晶硅或单晶硅的半导体材料，半导体材料可以是无掺杂材料或者可以是具有p型杂质或n型杂质的材料。
哑通道孔chd可以设置在焊盘区域pad中的栅极焊盘130p的端部上。在实施例中，哑通道孔chd可以沿x方向设置在接触塞180的两侧。哑通道孔chd可以具有与通道孔ch相同的结构。诸如通道塞175的布线结构可以不设置在哑通道孔chd的上部上。
栅极介电层150可以设置在栅电极130与通道孔ch中的通道区域140之间。栅极介电层150可以沿通道区域140延伸以与基底101的上表面垂直。栅极介电层150可以包括在通道区域140上连续地堆叠的隧穿层、电荷储存层和阻挡层。将在下面参照图5a至5c更详细地描述栅极介电层150。
通道焊盘160可以设置在通道区域140的上部上。通道焊盘160可以设置为覆盖第一绝缘层162的上表面并电连接到通道区域140。通道焊盘160可以包括例如掺杂的多晶硅。
通道塞175可以穿过第二绝缘层166以连接到通道焊盘160。通道焊盘160可以通过通道塞175电连接到设置在其上的第一布线170。第一布线170可以是位线bl1至blm(见图2)。
第一布线170可以沿与栅电极130延伸的方向不同的方向延伸，例如，第一布线170可以在通道塞175的上部上沿y方向延伸。
通道塞175和第一布线170可以包括导电材料，例如，诸如钨(w)、铝(al)、铜(cu)等的金属。
接触塞180可以穿过第二绝缘层166和焊盘绝缘层129以连接到栅极焊盘130p。因为栅极焊盘130p的高度彼此不同，所以接触塞180可以具有不同的长度。接触塞180可以例如以栅极焊盘130p的部分凹进的方式连接到栅极焊盘130p。根据示例实施例，接触塞180还可以具有其宽度由于相对高的高宽比而向其下部减小的形式。
第二布线190可以沿与第一布线170相同的方向延伸，例如在接触塞180上沿y方向延伸。根据示例实施例，连接到串选择晶体管sst的栅电极136和137的栅极焊盘136p和137p可以连接到沿与第二布线190不同的方向延伸的单独布线。
接触塞180和第二布线190可以包括导电材料，例如，诸如钨(w)、铝(al)、铜(cu)等的金属。
图5a至图5c是根据示例实施例的栅极介电层的剖视图，并示出了与图4的区域‘a’对应的区域。
参照图5a，示出了存储单元串的栅电极132、栅极介电层150和通道区域140。栅极介电层150可以包括在通道区域140上连续地堆叠的隧穿层152、电荷储存层154和阻挡层156。
隧穿层152可以允许将要经过f-n隧穿传输到电荷储存层154的电荷隧穿。隧穿层152可以包括例如二氧化硅(sio2)、氮化硅(si3n4)、氮氧化硅(sion)或其组合。
电荷储存层154可以是电荷捕获层或浮栅导电层。例如，电荷储存层154可以包括介电材料、量子点或纳米晶体。量子点或纳米晶体可以由例如金属或半导体纳米颗粒的导体构成。在示例实施例中，例如，当电荷储存层154是电荷捕获层时，电荷储存层154可以包括氮化硅。
阻挡层156可以包括二氧化硅(sio2)、氮化硅(si3n4)、氮氧化硅(sion)、高k介电材料或其组合。高k介电材料可以是al2o3、ta2o3、tio2、y2o3、zro2、zrsixoy、hfo2、hfsixoy、la2o3、laalxoy、lahfxoy、hfalxoy和pr2o3中的任意一种。
参照图5b，示出了存储单元串的栅电极132、栅极介电层150a和通道区域140。栅极介电层150a可以具有隧穿层152、电荷储存层154和阻挡层156a顺序堆叠在通道区域140上的结构。可以各种改变上述形成栅极介电层150a的层的相对厚度。
详细来说，在根据示例实施例的栅极介电层150a中，隧穿层152和电荷储存层154可以沿着通道区域140竖直地延伸，而阻挡层156a可以按照与图5a的示例实施例不同的方式设置为围绕栅电极132。在示例实施例中，阻挡层156a的一部分可以沿着通道区域140竖直地延伸，其另一部分可以设置为围绕栅电极132。
参照图5c，示出了存储单元串的栅电极132、栅极介电层150b和通道区域140。栅极介电层150b可以具有隧穿层152b、电荷储存层154b和阻挡层156b顺序堆叠在通道区域140上的结构。
详细来说，在根据示例实施例的栅极介电层150b中，隧穿层152b、电荷储存层154b和阻挡层156b全部可以按照与图5a和图5b的示例实施例不同的方式设置为围绕栅电极132。
图6a至图6c是根据示例实施例的栅极焊盘的剖视图并示出了与图4的区域‘b’对应的区域。
参照图6a，示出了栅极焊盘133pa和接触塞180。栅极焊盘133pa可以包括在连接到栅电极133的同时延伸的扩展区域pa和延伸为比上栅极焊盘134pa长并且连接到接触塞180的接触区域pb。
根据示例实施例的栅极焊盘133pa可以按照与图4的示例实施例不同的方式具有逐渐地或连续地减小的厚度。当栅电极133和在扩展区域pa中的栅极焊盘133pa的厚度为第一厚度t1时，栅极焊盘133pa的厚度在与连接区域pa相邻的接触区域pb中可以具有比第一厚度t1低的第三厚度t3，并且在与接触区域pb的端部邻近的区域中可以具有比第三厚度t3低的第四厚度t4。
参照图6b，栅极焊盘133pb可以具有弯曲部分cpa，在弯曲部分cpa中，栅极焊盘133pb的厚度在与扩展区域pa相邻的接触区域pb中按照与图4的示例实施例不同的方式迅速地或不连续地减小。通过弯曲部分cpa，栅极焊盘133pb的厚度在形成有弯曲部分cpa的区域中可以从第一厚度t1减小到第二厚度t2，栅极焊盘133pb可以在除了形成有弯曲部分cpa的区域之外的区域中以第二厚度t2延伸为具有例如与基底101平行的平坦的上表面。可以根据示例实施例对弯曲部分cpa的长度l2进行各种改变。
参照图6c，栅极焊盘133pc在与接触区域pb相邻的扩展区域pa中可以按照与图4和图6b的示例实施例不同的方式具有凹进形状的弯曲部分cpb。例如，可以根据示例实施例对弯曲部分cpb的位置、凹进的形式和深度进行各种改变。通过弯曲部分cpb，栅极焊盘133pc的厚度在形成有弯曲部分cpb的区域中可以从第一厚度t1减小到第二厚度t2，栅极焊盘133pc可以在除了形成有弯曲部分cpb的区域之外的栅极焊盘133pc的区域中以第二厚度t2延伸为具有例如与基底101平行的平坦的上表面。
图7至图9是根据示例实施例的半导体器件的示意性剖视图。
参照图7，半导体器件100a可以包括栅电极130、层间绝缘层120、通道孔ch、从栅电极130水平地延伸的栅极焊盘130pd和连接到栅极焊盘130pd的接触塞180。
栅极焊盘130pd可以包括栅极焊盘分别以特定厚度从栅电极130延伸并随后以减小的厚度延伸的区域。例如，下栅极焊盘130pd可以分别具有延伸为比上栅极焊盘130pd的接触区域长的接触区域以连接到接触塞180并且在接触区域可以具有减小的厚度。
栅极焊盘130pd可以按照与图4的示例实施例不同的方式具有远离基底101的上表面进一步减小的厚度。例如，上栅极焊盘130pd的厚度的减小程度可以比下栅极焊盘130pd的厚度的减小程度大。例如，当栅电极130的厚度基本上彼此相同时，最上面的栅极焊盘137pd可以在接触区域具有第五厚度t5，最下面的栅极焊盘131pd可以在接触区域具有比第五厚度t5厚的第六厚度t6。第六厚度t6可以是等于或低于连接到栅极焊盘131pd的栅电极131的厚度。
根据示例实施例，栅极焊盘130pd的厚度的减小程度还可以与在示例实施例中的厚度减小的趋势相反地远离基底101的上表面减小。例如，下栅极焊盘130pd的厚度的减小程度可以比上栅极焊盘130pd的厚度的减小程度大。栅极焊盘130pd之间的厚度减小的差别的趋势可以决定于制造过程中的形成顺序，可以与其到基底101的距离成正比或成反比。
参照图8，半导体器件100b可以包括栅电极130、层间绝缘层120、通道孔ch、从栅电极130水平地延伸的栅极焊盘130pe和连接到栅极焊盘130pe的接触塞180。
栅极焊盘130pe可以分别包括以特定厚度从栅电极130延伸并随后以减小的厚度延伸的区域。例如，下栅极焊盘130pe可以分别具有下栅极焊盘130pe延伸为比上栅极焊盘130pe长的接触区域以连接到接触塞180，栅极焊盘130pe的接触区域可以分别具有相对减小的厚度。
栅极焊盘130pe可以分成分别设置在较高位置和较低位置的第一组st1和第二组st2。第一组st1可以包括下栅极焊盘131pe、132pe和133pe，第二组st2可以包括上栅极焊盘134pe、135pe、136pe和137pe。
在第一组st1和第二组st2中，栅极焊盘130pe的厚度的减小程度可以彼此不同。例如，在第二组st2中的厚度的减小程度可以比第一组st1中的厚度的减小程度大。例如，当栅电极130的厚度基本上彼此相同时，第二组st2可以在各个接触区域具有第七厚度t7，而第一组st1可以在各个接触区域具有比第七厚度t7大的第八厚度t8。根据示例实施例，当栅电极130的厚度彼此不同时，在第一组st1和第二组st2的每个中，仅栅极焊盘130pe的厚度的减小程度可以彼此相同。
可以根据示例实施例对诸如第一组st1和第二组st2的组的分类进行各种改变。例如，可以对组的数量和单个组中包括的栅极焊盘130pe的数量进行各种改变。根据示例实施例，与本示例实施例中的厚度的减小趋势相反，在设置在较高位置的组中，厚度的减小程度可以相对小。在各个组中的栅极焊盘130pd之间的厚度的减小程度的这种差别可以取决于制造过程中的形成顺序和形成方法等。
参照图9，半导体器件100c可以包括栅电极130、层间绝缘层120、通道孔ch、从栅电极130水平地延伸的栅极焊盘130p、连接到栅极焊盘130p的接触塞180和栅极焊盘130p上的刻蚀停止层107。
刻蚀停止层107可以设置在具有通过栅极焊盘130p形成的台阶形状的台阶部分上。刻蚀停止层107可以设置在栅极焊盘130p连接到接触塞180的区域上，接触塞180可以穿过刻蚀停止层107以连接到栅极焊盘130p。
刻蚀停止层107可以在形成用于形成接触塞180的孔时用来停止刻蚀，使得可以稳定地形成具有不同深度的孔。刻蚀停止层107可以包括与焊盘绝缘层129和栅极焊盘130p的材料不同的材料，以具有与其不同的刻蚀选择性。例如，当焊盘绝缘层129包括氧化硅而栅极焊盘130p包括金属时，刻蚀停止层107可以包括氮化硅或碳化硅。
根据示例实施例，刻蚀停止层107可以不与栅极焊盘130p直接接触，而可以以预设的高度与栅极焊盘130p分隔开从而设置在焊盘绝缘层129内。刻蚀停止层107可以包括诸如多晶硅的导电材料。
图10a至图10k示意性地示出了根据示例实施例的制造半导体器件的方法的主要过程的图。图10a至图10k示出了制造图3和图4的半导体器件100的方法。
参照图10a，可以在基底101上交替地堆叠例如层111至117的牺牲层110和例如层121至128的层间绝缘层120。可以通过后续工艺用栅电极130替代牺牲层110。
首先可以形成层间绝缘层121，然后可以如图10a所示在基底101上交替地堆叠牺牲层110和层间绝缘层120。牺牲层110可以包括能够与层间绝缘层120被选择性刻蚀的材料。例如，牺牲层110可以由可以被刻蚀同时在刻蚀牺牲层110的过程中显著减小层间绝缘层120的刻蚀的材料形成。这样的刻蚀选择性或刻蚀选择比可以经过牺牲层110与层间绝缘层120的刻蚀速率的刻蚀速率比被量化地表示。例如，层间绝缘层120可以包括氧化硅和氮化硅中的至少一种，牺牲层110可以包括与层间绝缘层120的材料不同的材料，例如可以包括从硅、氧化硅、碳化硅和氮化硅中选择的材料。
根据示例实施例，层间绝缘层120的厚度可以彼此不相同。例如，在层间绝缘层120中最下面的层间绝缘层121可以具有相对薄的厚度，最上面的层间绝缘层128可以具有相对厚的厚度。在示例实施例中，设置在图2的地选择晶体管gst与存储单元mc1至mcn之间的层间绝缘层122以及设置在图2的串选择晶体管sst与存储单元mc1至mcn之间的层间绝缘层126可以具有比设置在存储单元mc1至mcn之间的层间绝缘层123至125的厚度大的厚度。可以对层间绝缘层120和牺牲层110的厚度进行各种改变。还可以对构成层间绝缘层120和牺牲层110的层的数量进行各种改变。
参照图10b，可以在彼此堆叠的层间绝缘层120和牺牲层110上形成硬掩模层hm和第一光掩模层pm1，并可以使用硬掩模层hm和第一光掩模层pm1去除牺牲层110和层间绝缘层120的部分。
为了形成如图4所示在焊盘区域pad中具有台阶部分的栅极焊盘130p，可以执行去除牺牲层110的部分的工艺。首先，可以在单元区域cell中在层间绝缘层120和牺牲层110上形成硬掩模层hm，以保护单元区域cell。硬掩模层hm可以包括与层间绝缘层120的材料不同的材料，并还可以由多层组成。
然后，可以形成第一光掩模层pm1以去除最上面的第七牺牲层117的一部分。可以形成第一光掩模层pm1以与第七牺牲层117的期望的长度对应，例如，可以形成第一光掩模层pm1以与栅极焊盘137p(见图4)的期望长度对应。可以使用干法刻蚀或湿法刻蚀去除层间绝缘层120和牺牲层110的被第一光掩模层pm1暴露的部分。
参照图10c，可以在去除第一光掩模层pm1之后形成第二光掩模层pm2，可以使用第二光掩模层pm2去除层间绝缘层120和牺牲层110的部分。
首先，可以通过灰化和剥离工艺去除第一光掩模层pm1。还可以去除在剥离工艺过程中暴露的层间绝缘层127和128的部分。例如，当层间绝缘层120包括氧化硅并且使用氢氟酸(hf)执行剥离工艺时，可以将最上面的层间绝缘层128的厚度从第九厚度t9(见图10b)减小到比第九厚度t9低的第十厚度t10。
然后，可以形成第二光掩模层pm2以去除第六牺牲层116的一部分。可以使用干法刻蚀或湿法刻蚀去除层间绝缘层120和牺牲层110的被第二光掩模层pm2暴露的部分。
参照图10d，牺牲层110全部可以经历切除工艺以具有不同的长度。
如上参照图10b和图10c所述，可以重复执行光掩模层pm1和pm2的形成、层间绝缘层120和牺牲层110的部分的去除以及光掩模层pm1和pm2的去除，使得可以通过切除工艺去除所有牺牲层110中的部分以具有台阶部分。
在这样重复的过程中，还可以如上参照图10c所述在去除光掩模层pm1和pm2时部分地去除层间绝缘层120。层间绝缘层120可以在其暴露区域pc中分别具有减小的厚度。在剥离过程中更频繁地暴露的上层间绝缘层120可以具有比下层间绝缘层120的厚度更加减小的厚度。可以根据示例实施例对层间绝缘层120的厚度的减小进行各种改变。例如，可以在其暴露的区域完全地去除层间绝缘层120的部分以不剩余。可以暴露下牺牲层110。
示例实施例示出了按从其上部到其下部的顺序去除牺牲层110的部分的方法。还可以使用按从下部到上部的顺序执行的牺牲层110的切除工艺。下层间绝缘层120在暴露区域pc可以分别具有比上层间绝缘层120的厚度更加减小的厚度。
参照图10e，可以形成第一焊盘绝缘层129a和第二焊盘绝缘层129b。
第二焊盘绝缘层129b可以包括氧化物基材料，并且例如可以是使用hdp(高密度等离子体)形成的层。在暴露区域pc中，当形成第二焊盘绝缘层129b时，可以通过提供的氧化物源部分地氧化设置在相对薄的层间绝缘层120下面的牺牲层110，因此形成氧化的层110'。在暴露区域pc中，可以减小设置在牺牲层110上的层间绝缘层120的厚度，可以不保护牺牲层110，使得可以从其上表面将牺牲层110的至少部分氧化预定深度。
在图10e中，第一焊盘绝缘层129a被示出为分别包括通过氧化的牺牲层110形成的氧化的层110'和在暴露区域pc中保留在牺牲层110的上部上的层间绝缘层120的两层的组合。例如，这两层可以无法彼此辨别。
例如，如在本示例实施例中所示，当保留在暴露区域pc中的层间绝缘层120的厚度相对薄以至于不能防止牺牲层110的氧化时，氧化的层110'的厚度可以彼此基本相同或相似，而不管层间绝缘层120的剩余的厚度如何。在如图7的示例实施例中，可以根据剩余的层间绝缘层120的厚度来改变通过氧化牺牲层110形成的氧化物层110'的厚度。例如，当在堆叠的层间绝缘层120的下部的层间绝缘层120的剩余的厚度相对厚时，在堆叠的层间绝缘层120的上部，氧化物层110'可以相对厚。在如上参照图6a至6c描述的示例实施例中，栅极焊盘层133pa、133pb和133pc的形状还可以取决于在此阶段的氧化的层110'的形状。
根据示例实施例，可以通过在彼此上直接堆叠层间绝缘层120和栅电极130/栅极焊盘130p(见图4)来制造半导体器件，而不使用牺牲层110和层间绝缘层120的堆叠结构。可以对栅极焊盘130p执行切除工艺来代替对牺牲层110使用切除工艺。
在此阶段，当形成第二焊盘绝缘层129b时，可以在暴露区域pc中分别部分地氧化栅极焊盘130p以形成氧化物层110'，可以形成如图4所示的结构。
参照图10f，可以通过形成第三焊盘绝缘层129c来形成覆盖焊盘区域pad的焊盘绝缘层129。
首先，在形成第三焊盘绝缘层129c的一部分之后，可以执行平坦化工艺，以允许硬掩模层hm被暴露。第三焊盘绝缘层129c可以是例如正硅酸乙酯(teos)层。
然后，在选择性地去除硬掩模层hm之后，可以在其上另外地沉积绝缘材料以形成第三焊盘绝缘层129c。第三焊盘绝缘层129c的形成方法和工艺顺序可以是各种的。由此，可以形成包括第一至第三焊盘绝缘层129a、129b和129c的焊盘绝缘层129。构成焊盘绝缘层129的第一至第三焊盘绝缘层129a、129b和129c可以包括相同的材料，它们之间的边界可以无法辨别。第一至第三焊盘绝缘层129a、129b和129c将在下面示出为单层。
参照图10g，可以形成通道孔ch和哑通道孔chd(见图3)。
首先，可以通过各向异性地刻蚀牺牲层110和层间绝缘层120来形成通道孔ch。可以刻蚀包括不同类型的层的堆叠结构，通道孔ch的侧壁可以不与基底101的上表面垂直。例如，根据示例实施例，可以朝向基底101的上表面减小通道孔ch的宽度。根据示例实施例，基底101的一部分可以被通道孔ch凹进。
然后，可以在通道孔ch内形成栅极介电层150、通道区域140、第一绝缘层162和通道焊盘160。焊盘区域pad的哑通道孔chd也可以具有与通道孔ch的结构相同的结构。
可以通过原子层沉积(ald)或化学气相沉积(cvd)将栅极介电层150形成为具有均匀的厚度。在本工艺中，可以总体地或部分地形成栅极介电层150，可以在本工艺中形成其沿着通道孔ch的长度延伸以与基底101的上表面垂直的部分。可以在通道孔ch内在栅极介电层150上形成通道区域140。
第一绝缘层162可以填充第一通道孔ch，并可以包括绝缘材料。根据一些实施例，导电材料而不是第一绝缘层162也可填充通道区域140之间的缝隙。通道焊盘160可以包括导电材料。通道焊盘160可以包括例如多晶硅。
参照图10h，可以形成沟槽th(见图3)以允许堆叠有牺牲层110和层间绝缘层120的堆叠结构沿未在图中示出的方向彼此分离，可以去除通过沟槽th暴露的牺牲层110。
例如，可以使用湿法刻蚀相对于层间绝缘层120选择性地去除牺牲层110以形成隧道部分tp。在去除牺牲层110之前，还可以在通道焊盘160上形成第二绝缘层166以保护通道孔ch。
在此工艺中，可以不去除通过氧化形成第一焊盘绝缘层129a(见图10f)的一部分的牺牲层110的部分，隧道部分tp可以在其端部具有减小的宽度。
参照图10i，可以用导电材料填充从中去除了牺牲层110的区域来形成栅电极130和栅极焊盘130p。
栅电极130和栅极焊盘130p可以包括金属、多晶硅或金属硅化物材料。金属硅化物材料可以是从例如钴(co)、镍(ni)、铪(hf)、铂(pt)、钨(w)和钛(ti)中选择的金属的硅化物材料，或者是其组合。例如，当栅电极130和栅极焊盘130p包括金属硅化物材料时，硅(si)可以填充隧道部分tp，随后可以形成另外的金属层来经历硅化工艺，从而形成栅电极130和栅极焊盘130p。
在形成栅电极130和栅极焊盘130p之后，可以通过另外的工艺去除形成在沟槽th(见图3)中形成的栅电极130的材料。然后，可以在沟槽th中形成共源线csl(见图2)。
参照图10j，可以通过去除焊盘绝缘层129的一部分来形成接触孔h。
可以在形成具有与将要形成接触塞180(见图4)的区域对应的开口的单独掩模图案之后使用所述单独掩模图案来形成接触孔h。可以形成接触孔h以使栅极焊盘130p被暴露。在示例实施例中，接触孔h使栅极焊盘130p凹进预定深度。
参照图10k，可以形成接触塞180。
首先，可以用导电材料填充接触孔h以形成接触塞180。
然后，参照图4，可以在接触塞180上一起形成第二布线190。在单元区域cell中，可以在通道焊盘160上形成通道塞175，然后，可以在其上形成第一布线170。在示例实施例中，第一布线170和第二布线190的设置可以如图所示。在示例实施例中，可以以不同的高度设置第一布线170和第二布线190。
图11a至图11d示意性地示出了根据示例实施例的制造半导体器件的方法的主要工艺的图。在图11a至图11d中，示出了制造图8的半导体器件100b的方法。在下文中，将省略与图10a至图10k的描述重复的描述。
如上参照图10a所述，可以首先形成堆叠有牺牲层110和层间绝缘层120的堆叠结构。
然后，参照图11a，可以在彼此堆叠的层间绝缘层120和牺牲层110上形成硬掩模层hm和第一光掩模层pm1'，可以使用硬掩模层hm和第一光掩模层pm1'去除层间绝缘层120和牺牲层110的部分。
首先，可以在其与图8的第二组st2的栅极焊盘130pe对应的位置执行去除牺牲层110的部分的工艺，可以将第一光掩模层pm1'形成为与第二组st2的栅极焊盘130pe中最下面的栅极焊盘134pe(见图8)的长度对应。可以使用干法刻蚀或湿法刻蚀去除通过第一光掩模层pm1'暴露的牺牲层110的区域。
参照图11b，可以通过修整第一光掩模层pm1'形成修整掩模层pm1a。
修整工艺可以是使用干法刻蚀或湿法刻蚀减小第一光掩模层pm1'的尺寸的工艺，可以形成覆盖减小的区域使得其一端与栅极焊盘135pe(见图8)的长度对应的第一修整掩模层pm1a。也可以通过修整工艺降低第一光掩模层pm1'的高度。
参照图11c，可以通过切除工艺去除所有第四至第七牺牲层114至117中的将被图8的第二组st2的栅极焊盘130pe替代的部分。
可以通过重复地执行如参照图11b描述的修整工艺使第四至第七牺牲层114至117经历切除工艺以具有不同的长度，然后，可以去除修整掩模层pm1a。
在去除修整掩模层pm1a时，也可以部分地去除暴露的层间绝缘层120，在第四至第七牺牲层114至117上的暴露的层间绝缘层120可以具有以暴露的层间绝缘层120可以具有基本上均匀的厚度的程度减少的厚度。
参照图11d，可以形成第二光掩模层pm2'以通过切除工艺去除设置在与图8的第一组st1的栅极焊盘130pe对应的位置的牺牲层110的部分。
可以将第二光掩模层pm2'形成为与第一组st1的栅极焊盘130pe中的最下面的栅极焊盘131pe(见图8)的长度对应。可以使用干法刻蚀或湿法刻蚀去除被第二光掩模层pm2'暴露的层间绝缘层120和牺牲层110。
然后，可以通过重复地执行如上参照图11b和图11c所述的修整工艺和刻蚀工艺经过切除工艺来去除所有牺牲层110的部分。这样，可以使用修整工艺减少光掩模层的形成工艺和去除工艺的次数。在去除光掩模层时，也可以去除暴露的层间绝缘层120的部分，在牺牲层110上的经历使用单个光掩模层的切除工艺的层间绝缘层120可以具有减小了相同厚度的厚度。如上参照图10e所述，在这样的层间绝缘层120下面的牺牲层110的氧化厚度，在单个组st1和st2中可以相同。最后，如图8所示，基于组st1和st2的单位形成的栅极焊盘130pe可以在接触区域具有不同的厚度。
然后，可以通过执行上面参照图10e至图10k描述的工艺完成图8的半导体器件100b的制造。
图12示出了根据示例实施例的半导体器件的示意性透视图。
参照图12，半导体器件200可以包括单元区域cell、焊盘区域pad和外围电路区域peri。
外围电路区域peri可以与设置有图1的存储单元阵列20的驱动电路30的区域对应。外围电路区域peri可以设置在单元区域cell和焊盘区域pad下方。根据示例实施例，外围电路区域peri也可以设置在单元区域cell和焊盘区域pad上面或者可以设置在单元区域cell和焊盘区域pad的至少一侧上。
单元区域cell和焊盘区域pad可以包括栅电极130、层间绝缘层120、通道孔ch、从栅电极130水平地延伸的栅极焊盘130p和连接到栅极焊盘130p的接触塞180。
在示例实施例中，单元区域cell和焊盘区域pad示出为具有与图4的示例实施例的结构相同的结构。单元区域cell和焊盘区域pad可以包括根据如上参照图6a至图9描述的各种示例实施例的半导体器件。
外围电路区域peri可以包括基体基底201、设置在基体基底201上的电路器件230、第一接触塞250和第二接触塞275以及第一布线260和第二布线270。
基体基底201可以具有沿x方向和y方向延伸的上表面。在基体基底201中，可以形成器件隔离层210，从而可以由此限定有源区域。包括杂质的掺杂区域205可以设置在有源区域的一部分中。基体基底201可以包括半导体材料，例如，iv族半导体材料、iii-v族化合物半导体材料或ii-vi族氧化物半导体材料。
电路器件230可以包括平面晶体管。各个电路器件230可以包括电路栅极绝缘层232、间隔层234和电路栅电极235。在电路栅电极235的两侧，掺杂区域205可以设置在基体基底201内以用作电路器件230的源区或漏区。
外围区域绝缘层240可以设置在处于基体基底201上的电路器件230上。
第一接触塞250可以穿过外围区域绝缘层240以连接到掺杂区域205或电路栅电极235。第二接触塞275可以设置在第一布线260与第二布线270之间。可以经过第一接触塞250和第二接触塞275以及第一布线260和第二布线270向电路器件230施加电信号。
半导体器件200还可以包括将焊盘区域pad与外围电路区域peri彼此连接的连接布线结构280和290。
连接布线结构280和290可以设置为将第一布线260和第二布线270中的至少一个连接到例如外围电路区域peri的电路器件230、连接到栅电极130的第一布线170与第二布线190和单元区域cell的通道区域140，以延伸至焊盘区域pad。
可以首先形成外围电路区域peri，然后，可以在外围电路区域peri上形成单元区域cell和焊盘区域pad的基底101以形成单元区域cell和焊盘区域pad。例如，基底101可以比基体基底201小。基底101可以包括多晶硅或者可以在以非晶硅形成之后被单晶化。
图13示出了包括根据示例实施例的半导体器件的存储装置的框图。
参照图13，根据示例实施例的存储装置1000可以包括与主机host通信的控制器1010以及在其中存储数据的存储器1020-1、1020-2和1020-3。各个存储器1020-1、1020-2和1020-3可以包括根据如上参照图3至图9描述的各种示例实施例的半导体器件。
与控制器1010通信的主机host可以是安装有存储装置1000的各种电子设备，例如可以是智能手机、数码相机、台式电脑、笔记本电脑、便携式媒体播放器等。控制器1010可以接收通过主机host传输的数据写入请求或数据读取请求以使数据能被写入存储器1020-1、1020-2和1020-3或者可以产生允许从存储器1020-1、1020-2和1020-3读取数据的命令cmd。
如图13所示，一个或多个存储器1020-1、1020-2和1020-3可以在存储装置1000内并联连接到控制器1010。具有如在固态驱动器(ssd)中的大容量的存储装置1000可以通过将多个存储器1020-1、1020-2和1020-3并联连接到控制器1010来实施。
图14示出了包括根据示例实施例的半导体器件的电子设备的框图。
参照图14，根据示例实施例的电子设备2000可以包括通信单元2010、输入单元2020、输出单元2030、存储器2040和处理器2050。
通信单元2010可以包括有线和无线通信模块，并可以包括无线因特网模块、近场通信模块、全球定位系统(gps)模块、移动通信模块等。通信单元2010中包括的有线和无线通信模块可以经由各种通信协议连接到外部通信网络，以发送或接收数据。
输入单元2020可以是设置为用户控制电子设备2000的操作的模块，并可以包括机械开关、触摸屏、声音识别模块等。输入单元2020也可以包括以轨迹球或激光指示器等操作的鼠标或手指鼠标装置，并且还可以包括用户可以通过其输入数据的各种传感器模块。
输出单元2030可以以声音或视觉形式输出电子设备2000处理的信息，存储器2040可以存储处理器2050处理或控制用的程序、数据等。处理器2050可以根据要求的操作向存储器2040发送命令，以将数据写入存储器2040或者从存储器2040读取数据。
存储器2040可以嵌入在电子设备2000中或可以经过单独接口与处理器2050通信。在经过单独接口与处理器2050通信的情况下，处理器2050可以经过诸如sd、sdhc、sdxc、microsd、usb等的各种接口标准向存储器2040写入数据或从存储器2040读取数据。
处理器2050可以控制电子设备2000中包括的各个部件的操作。处理器2050可以执行与语音通信、视频通信、数据通信等相关的控制与处理，或者还可以执行用于多媒体回放与管理的控制与处理。处理器2050可以处理用户通过输入单元2020传输的输入并可以经过输出单元2030输出其结果。处理器2050可以向存储器2040写入所需数据以控制电子装置2000的操作，或者可以从存储器2040读取数据。处理器2050和存储器2040中的至少一个可以包括根据如上参照图3至图9描述的各种示例实施例的半导体器件。
图15示出了包括根据示例实施例的半导体器件的系统的示意图。
参照图15，系统3000可以包括控制器3100、输入/输出装置3200、存储器3300和接口3400。系统3000可以是移动系统或者发送或接收信息的系统。移动系统可以是个人数字助理(pda)、便携式电脑、网络平板、无线电话、移动电话、数字音乐播放器或存储卡。
控制器3100可以执行程序并可以用于控制系统3000。控制器3100可以设置为例如微处理器、数字信号处理器、微控制器或与其相似的装置。
输入/输出装置3200可以用于输入或输出系统3000的数据。系统3000可以连接到例如个人电脑或网络的外部设备，以在其间使用输入/输出装置3200交换数据。输入/输出装置3200可以设置为例如小键盘、键盘或显示器。
存储器3300可以在其中存储用于控制器3100的操作的代码和/或数据，和/或可以在其中存储控制器3100处理的数据。存储器3300可以包括根据在示例实施例中的一个示例实施例的半导体器件。
接口3400可以用作系统3000与外部不同的装置之间的数据传输路径。控制器3100、输入/输出装置3200、存储器3300和接口3400可以经总线3500彼此通信。
控制器3100和存储器3300中的至少一个可以包括根据如上参照图3至图9描述的示例实施例的半导体器件。
通过总结与回顾的方法，在垂直非易失性存储装置中，栅电极的部分可以被去除，使得栅电极在焊盘区域具有不同的长度并可以连接到上布线结构。
在实施例中，栅电极延伸到焊盘区域的区域称作栅极焊盘，栅极焊盘可以具有厚度可以比栅电极的厚度低的区域。
例如，栅极焊盘可以在其连接到接触塞的端部具有减小的厚度从而相对薄。可以通过当将要被栅电极替换的牺牲层经历切除工艺时，去除光掩模层的工艺来形成这样的结构。在焊盘区域中，可以部分地去除在牺牲层上的层间绝缘层以在厚度上减小，或者完全地去除层间绝缘层。牺牲层可以在后续工艺中从其上表面氧化至预定深度，以在替换工艺中当用栅电极替换牺牲层时不被去除。在对应的区域，栅电极可以具有减小的厚度。
作为提高半导体器件集成程度的方法，半导体器件可以具有竖直晶体管结构而不是平面晶体管结构。实施例可以提供具有提高的集成度的半导体器件。例如，如上所阐述，根据示例实施例，因为各个栅极焊盘分别包括其厚度减小的区域，所以可以提供具有提高的集成度的半导体器件。
在这里已经公开了示例实施例，虽然使用了具体的术语，但是仅以通常的和描述性的意思来使用和解释所述术语，而不是为了限制的目的。在一些情况下，正如在从本申请提交时起对本领域的技术人员清楚的是，除非另外具体地指出，否则结合具体的实施例描述的特征、特性和/或元件可以单独使用，或者可以与结合其他的实施例描述的特征、特性和/或元件组合使用。因此，本领域的技术人员将理解的是，在不脱离本发明的如在权利要求中所阐述的精神和范围的情况下，可以做出各种形式和细节上的改变。
- 还没有人留言评论。精彩留言会获得点赞！