栅极的制备方法与流程

本发明涉及半导体集成电路制造技术领域，尤其涉及一种栅极的制备方法。

背景技术：

在CMOS晶体管器件和电路制备中，随着CMOS集成电路制造工艺的发展以及关键尺寸的缩小，由于SiO₂栅氧化层介质厚度的减小使得栅极漏电流增加，同时为了避免多晶硅栅极的耗尽效应，HKMG(high k metal gate)工艺成为主流，尤其是28nm以下工艺结点。

由于NMOS和PMOS的阈值电压不同，NMOS和PMOS需要使用不同的功函数调节层，金属栅极(metal gate)的形成过程可以分为gate first和gate last。其中，gate first工艺简单，但是功函数调节层易吸收后续清洗过程中的水分，影响器件性能。

技术实现要素：

本发明的目的在于提供栅极的制备方法，解决现有技术中功函数调节层吸收水分影响器件性能的技术问题。

为解决上述技术问题，本发明提供一种栅极的制备方法，包括：

提供半导体衬底；

依次在所述半导体衬底的表面形成层叠的介电层、高k介质层、功函数调节层、阻挡层及多晶硅层；

刻蚀所述多晶硅层及所述阻挡层，暴露出部分所述功函数调节层；

对所述功函数调节层的表面进行氮化处理；

刻蚀所述功函数调节层、所述高k介质层及所述介电层，形成栅极结构。

可选的，所述半导体衬底具有相互隔离的第一区域和第二区域，所述功函数调节层包括位于所述第一区域上的第一功函数调节层及位于所述第二区域上的第二功函数调节层，形成所述第一功函数调节层及所述第二功函数调节层的步骤包括：

在所述高k介质层的表面形成第一氧化物膜层；

去除所述第二区域上的所述第一氧化物膜层；

形成第二氧化物膜层，所述第二氧化物膜层覆盖所述第二区域及所述第一氧化物膜层；

化学机械研磨所述第二氧化物膜层及所述第一氧化物膜层，在所述第一区域的所述高k介质层上形成第一功函数调节层，在所述第二区域的所述高k介质层上形成第二功函数调节层。

可选的，所述第一区域用于形成NMOS，所述第二区域用于形成PMOS，所述第一区域与所述第二区域之间通过浅沟槽隔离隔开。

可选的，所述第一功函数调节层的材料为氧化镧，所述第一功函数调节层的厚度为

可选的，所述第二功函数调节层的材料为氧化铝，所述第二功函数调节层的厚度为

可选的，刻蚀所述多晶硅层及所述阻挡层的同时，还刻蚀所述功函数调节层，暴露出部分所述高k介质层。

可选的，采用含氮气及氨气的混合气体对所述功函数调节层进行一热处理过程，进行热处理过程采用的温度为600℃～900℃。

可选的，采用氮气、氨气及氢气的等离子体对所述功函数调节层的表面进行氮化处理。

可选的，所述介电层的材料为氮氧化硅，所述介电层的厚度为

可选的，所述高k介质层的材料为氧化铪，所述高k介质层的厚度为

可选的，所述阻挡层的材料为氮化钛，所述阻挡层的厚度为

与现有技术相比，本发明提供的栅极的制备方法中，刻蚀多晶硅层及阻挡层将功函数调节层暴露出来后，对功函数调节层的表面进行氮化处理，使得功函数调节层的表面形成致密的结构，防止水分进入功函数调节层，从而提高器件的性能。

附图说明

图1为本发明一实施例中栅极制备方法的流程图；

图2为本发明一实施例中形成高k介质层的结构示意图；

图3为本发明一实施例中形成第一氧化物膜层的结构示意图；

图4为本发明一实施例中形成第二氧化物膜层的结构示意图；

图5为本发明一实施例中形成第一功函数调节层及第二功函数调节层的结构示意图；

图6为本发明一实施例中形成组顶层及多晶硅层的结构示意图；

图7为本发明一实施例中刻蚀多晶硅层及阻挡层的结构示意图；

图8为本发明一实施例中进行氮化处理的结构示意图；

图9为本发明一实施例中形成栅极的结构示意图；

图10为本发明另一实施例中进行氮化处理的结构示意图。

具体实施方式

下面将结合示意图对本发明的栅极的制备方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。

为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。

在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

本发明的核心思想在于，提供的栅极的制备方法中，刻蚀多晶硅层及阻挡层将功函数调节层暴露出来后，对功函数调节层的表面进行氮化处理，使得功函数调节层的表面形成致密的结构，防止水分进入功函数调节层，从而提高器件的性能。

下文结合附图对本发明的栅极的制备方法进行详细说明，图1为栅极制备方法的流程图，图2～图9为各步骤对应的结构示意图，具体的，栅极的制备方法包括如下步骤：

首先，参考图2所示，执行步骤S1，提供半导体衬底100，所述半导体衬底100可以为硅衬底、锗硅衬底、碳硅衬底、SOI衬底等本领域技术人员所公知的衬底结构。所述半导体衬底100中具有相互隔离的第一区域110和第二区域120，其中，所述第一区域110用于形成NMOS晶体管，所述第二区域120用于形成PMOS晶体管，所述第一区域110和所述第二区域120之间通过浅沟槽隔离结构130隔离。当然，本发明的其他实施例中还可以为：第一区域110用于形成PMOS，第二区域120用于形成NMOS，此为根据实际需要进行的设定，本发明对此不予限定。

执行步骤S2，依次在所述半导体衬底100的表面形成层叠的介电层、高k介质层、功函数调节层、阻挡层及多晶硅层。

具体的，首先，参考图2所示，在所述半导体衬底100上形成介电层140和高k介质层150，所述介电层140的材料为氮氧化硅，用于将半导体衬底100与栅极之间形成隔离，所述介电层140的厚度为例如，所述高k介质层150的材料为氧化铪，作为栅极介质层，所述高k介质层150的厚度为例如，

接着，在所述高k介质层150上形成功函数调节层，所述功函数调节层包括位于所述第一区域110上的第一功函数调节层及位于所述第二区域120的第二功函数调节层。本实施例中，形成所述第一功函数调节层及所述第二功函数调节层的具体步骤包括如下：

参考图3所示，在所述高k介质层150的表面形成第一氧化物膜层160，所述第一氧化物膜层160用于形成NMOS晶体管的第一功函数调节层。本实施例中，所述第一氧化物膜层160的材料为Co、Ni、Cu、Pt、Ta、Ni、Hf、Ti、Al中的一种或其化合物，优选的，第一氧化物膜层160的材料氧化镧，从而所述第一功函数调节层160的材料的氧化镧。

参考图4所示，刻蚀所述第一氧化物膜层160，去除所述第二区域120上的所述第一氧化物膜层160，从而将第二区域120上的高k介质层150暴露出来。

之后，继续参考图4所示，在所述第一氧化物膜层160的表面及侧壁形成隔离层170，并形成第二氧化物膜层180，所述第二氧化物膜层180覆盖所述第二区域120及所述第一氧化物膜层160上的隔离层170，隔离层170用于将第一氧化物膜层160与第二氧化物膜层180隔离开来，所述隔离层170可以为氧化硅、氮化硅等。其中，所述第二氧化物膜层180用于形成PMOS晶体管的第二功函数调节层，所述第二氧化物膜层180的材料为Co、Ni、Cu、Pt、Ta、Ni、Hf、Ti、Al中的一种或其化合物，优选的，所述第二氧化物膜层180用于为氧化铝，从而所述第二功函数调节层181的材料为氧化铝。

再次，参考图5所示，化学机械研磨所述第二氧化物膜层180、所述隔离层170及所述第一氧化物膜层160，在所述第一区域110的所述高k介质层150上形成第一功函数调节层161，在所述第二区域120的所述高k介质层150上形成第二功函数调节层181。其中，所述第一功函数调节层161的厚度为例如，等，所述第二功函数调节层181的厚度为例如，等。

之后，参考图6所示，在第一功函数调节层161和第二功函数调节层181上形成组顶层190，本实施例中，所述阻挡层190的材料为氮化钛，用于防止上层的电极向下扩散，所述阻挡层190的厚度为例如，在所述阻挡层190上形成多晶硅层210，所述多晶硅层210的厚度为

参考图7所示，执行步骤S3，在所述多晶硅层210上形成图案化的光阻(图中未示出)，以图案化的光阻为掩膜刻蚀所述多晶硅层210及所述阻挡层190，从而暴露出所述第一功函数调节层161和第二功函数调节层181。

接着，参考图8所示，执行步骤S4，对所述第一功函数调节层161和第二功函数调节层181的表面进行氮化处理。本发明中，可以采用含氮气及氨气的混合气体对所述第一功函数调节层161和所述第二功函数调节层181进行一热处理过程，热处理过程中采用的温度为600℃～900℃，例如，700℃、800℃、850℃等。当然，在本发明的其他实施例中还可以采用等离子体刻蚀处理所述第一功函数调节层161和第二功函数调节层181，例如，采用氮气、氨气及氢气的等离子体对所述第一功函数调节层161和第二功函数调节层181的表面进行氮化处理。需要说明的是，对第一功函数调节层161和第二功函数调节层181的表面进行氮化处理后，第一功函数调节层161及第二功函数调节层181的表面形成氮化物结构，使得第一功函数调节层161和第二功函数调节层181的表面形成致密的结构，防止水分进入第一功函数调节层161和第二功函数调节层181，从而提高器件的性能。

参考图9所示，执行步骤S5，刻蚀所述第一功函数调节层161、所述第二功函数调节层181、所述高k介质层150及所述介电层140，分别在所述第一区域和第二区域形成栅极结构。

此外，在本发明的其他实施例中，刻蚀所述多晶硅层210及所述阻挡层190的同时，还刻蚀所述第一功函数调节层161和第二功函数调节层181，暴露出部分所述高k介质层150，使得在对第一功函数调节层161和第二功函数调节层181进行氮化处理时，第一功函数调节层161和第二功函数调节层181的侧壁形成致密的结构。并且，为了在对第一功函数调节层161和第二功函数调节层181进行氮化处理的过程中，不会对高k介质层产生损伤，本实施例中采用热处理过程对第一功函数调节层和第二功函数调节层进行氮化处理。

综上所述，本发明提供的栅极的制备方法中，刻蚀多晶硅层及阻挡层将功函数调节层暴露出来后，对功函数调节层的表面进行氮化处理，使得功函数调节层的表面形成致密的结构，防止水分进入功函数调节层，从而提高器件的性能。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。