开关N型LDMOS器件的工艺方法与流程

本发明涉及半导体器件制造领域，特别是指一种开关N型LDMOS器件的工艺方法。

背景技术：

在0.18μm BCD工艺里，开关N型LDMOS器件的结构如图1所示，图中STI 1是常规的隔离槽(如深度)，STI2(如厚度)是比SIT1浅的隔离槽，只用在开关N型LDMOS里，因为浅，做常规的隔离不满足需求。

目前开关N型LDMOS器件的制造工艺包含这些步骤：

1.N型埋层1的注入及推进；

2.P型埋层3的注入及热推进；

3.P型外延层2形成；

4.N型深阱4注入及推进，STI2(第二STI)光刻及刻蚀，STI 1(第一STI)的光刻及刻蚀；

5.N阱(NW)5及P阱(PW)的光刻及注入；

6.N型漂移区6(NF)的光刻及注入；

7.栅氧化层形成及栅极多晶硅形成；

8.P型体区光刻及刻蚀、离子注入；

9.栅极光刻及刻蚀；形成侧墙；

10.重掺杂N型区的形成及注入；重掺杂P型区的形成及注入；

11.快速热退火激活；

12.钴硅化物形成；淀积层间介质。

上述制造工艺的问题在于：如图1中所示，DA区(是栅极下STI2边缘到N型漂移区的长度)、PF(P型漂移区，图中PF)、PA区域(是栅极边缘到N型漂移区中漏区之间的区域)的掺杂分布是由N型漂移区的注入决定；2.P型漂移区/PA区域的掺杂分布是相同的，若PF/PA区域的掺杂太淡，则会导致源漏导通电阻Rds比较大，若PF/PA区域的掺杂太浓，则又会导致击穿电压降低。

技术实现要素：

本发明所要解决的技术问题在于提供所述的开关N型LDMOS器件的工艺方法。

为解决上述问题，本发明所述的一种开关N型LDMOS器件的工艺方法，其特征在于：包含如下的工艺步骤：

第1步，离子注入形成N型埋层，并进行热推进；

第2步，离子注入形成P型埋层，并进行热推进；

第3步，P型外延层形成，然后进行N型深阱的注入及热推进；

第4步，光刻及刻蚀形成第二STI；

第5步，进行一次P型离子注入；

第6步，光刻及刻蚀形成第一STI，热氧化层的形成；

第7步，光刻定义及离子注入形成N阱；

第8步，光刻定义及离子注入形成P阱；

第9步，光刻定义及离子注入形成N型漂移区；N型漂移区与靠源区的有源区无交接；

第10步，栅氧化层形成及多晶硅层形成；

第11步，光刻定义及离子注入形成P型体区；

第12步，光刻及刻蚀形成多晶硅栅极；

第13步，形成侧墙；

第14步，光刻定义及离子注入形成重掺杂N型区；

第15步，光刻定义及离子注入形成重掺杂P型区；

第16步，快速热退火；

第17步，钴硅化物形成，淀积层间介质。

进一步地，所述第4步形成的第二STI，其深度小于后续第6步形成的第一STI。

进一步地，所述第5步的注入能量是依据后续的第6步热氧化温度来确定，离子注入后会在后续的热氧化层的作用下扩散到DA/PF/PA区域；注入的剂量是根据器件的特性需求来调整。

进一步地，所述第9步，N型漂移区域的注入需要保证与靠源区的有源区无交接，没有DA区域，同时PF区域缩小。

本发明所述的开关N型LDMOS器件的工艺方法，在第二STI刻蚀形成之后增加一步低能量的P型注入，将漂移区掺杂变成了非均匀掺杂，N型漂移区没有注入的漂移区浓度小，有N型注入的漂移区浓度大，最强电场会出现在第二STI的底部(靠近漏端)；调整Rds和调整BV更加方便，可以两个注入分开调节，互不影响。

附图说明

图1是开关N型LDMOS器件的结构示意图。

图2是N型漂移区域不同注入剂量的电场分布示意图。

图3是本发明工艺流程图。

附图标记说明

1是N型埋层，2是P型外延，3是P型埋层，4是N型深阱，5是N阱，6是N型漂移区(NF)，7是P型体区。

具体实施方式

本发明所述的开关N型LDMOS器件的工艺方法，包含如下的工艺步骤：

第1步，离子注入形成N型埋层，并进行热推进。

第2步，离子注入形成P型埋层，并进行热推进。

第3步，P型外延层形成，然后进行N型深阱的注入及热推进。

第4步，光刻及刻蚀形成第二STI。该第二STI的深度要小于后续步骤要形成第一STI的深度。第二STI也仅是开关N型LDMOS器件所需要的工艺。

第5步，进行一次P型离子注入。注入的能量为低能量注入，依据后续的热推进温度来确定，离子注入后会在后续的热氧化层的作用下扩散到DA/PF/PA区域；离子注入的剂量则根据器件的特性需求来调整。

第6步，光刻及刻蚀形成第一STI；第一STI是基于埋层工艺。

热氧化层形成

第7步，光刻定义及离子注入形成N阱。

第8步，光刻定义及离子注入形成P阱。

第9步，光刻定义及离子注入形成N型漂移区。此处的NF注入需要修改版图，使N型漂移区离子注入与靠源区的有源区无交接。不再具有DA区，同时PF区域缩小，缩小的程度依据热氧化层来确定。

第10步，栅氧化层形成及多晶硅层形成；

第11步，光刻定义及离子注入形成P型体区；

第12步，光刻及刻蚀形成多晶硅栅极；

第13步，形成侧墙；

第14步，光刻定义及离子注入形成重掺杂N型区；

第15步，光刻定义及离子注入形成重掺杂P型区；

第16步，快速热退火；

第17步，钴硅化物形成，淀积层间介质。

经过上述工艺步骤，本发明变更了NF注入区域，去除了传统的DA区域，缩小了PF区域，漂移区变成非均匀掺杂，N型漂移区域没有注入的漂移区浓度小，有NF注入的漂移区浓度大，最强电场会出现在第二STI的底部，靠近漏端。如图2所示，是N型漂移区域在不同的离子注入剂量下的电场分布示意图，分别表示的是N型漂移区域离子注入剂量为3E12CM^-2、3.5E12CM^-2、4E12CM^-2、4.5E12CM^-2下的电场分布对比，从图2中可以看出，N型漂移区域越轻的离子注入剂量，电场击穿的发生越靠近表面。

以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。