封装半导体器件的衬底互连结构的制作方法

本发明涉及集成电路(ic)封装，并且更具体地，涉及用于半导体封装的衬底。

背景技术：

包括互连结构(例如铜柱)的阵列并用于半导体封装的衬底是已知的，例如飞思卡尔半导体公司的美国专利us9437492中，在封装半导体器件过程中，半导体管芯被安装和附接到一组柱，然后用焊线电连接到其他柱。然后用塑料材料封装管芯和焊线以形成封装器件。不幸的是，管芯下面的柱或上面安装管芯的柱不能被使用，因为这些柱被管芯覆盖。能够利用这些柱是有利的。

技术实现要素：

在一个实施例中，提供了一种用于半导体器件的衬底，包括不导电的衬底材料，形成在衬底材料中导电的柱的均匀阵列，以及形成在衬底材料的上表面的管芯安装盘。柱从所述衬底的上表面延伸到衬底材料的下表面。

在一个实施例中，本发明提供了一种封装半导体器件，包括非导电衬底，所述非导电衬底包括从所述衬底的上表面延伸到衬底的下表面的导电柱的均匀阵列；第一电连接器，将位于管芯覆盖区下方的柱连接到所述管芯覆盖区外部的柱中的第一选定柱；半导体管芯，其具有附接到所述衬底的上表面的非活性下表面；和第二电连接器，将所述管芯的活性上表面上的第一组焊盘连接到所述管芯覆盖区之外的所述第一选定柱，使得位于所述管芯覆盖区下方的所述柱与所述第一组焊盘具有电连接。

在另一个实施例中，本发明提供一种半导体器件的衬底上的柱之间的连接的方法。该方法包括：连接管芯底下的柱和管芯外面的柱，连接管芯上的焊盘和所述管芯外面的柱，使得管芯底下的柱与管芯上的焊盘具有电连接。所述柱形成于非导电衬底材料中，并且在衬底材料中形成均匀阵列。

附图说明

图1是根据本发明一个实施例的部分封装半导体器件的俯视图；

图2是根据本发明另一个实施例的部分封装半导体器件的俯视图；

图3a和3b示出了根据本发明一个实施例的封装半导体器件的一部分的侧面截面图和仰视图；

图4a和4b示出了根据本发明另一个实施例的封装半导体器件的一部分的侧面截面图和仰视图；

图5是根据本发明的一个实施例的部分封装的半导体器件的俯视图；以及

图6a和6b是根据本发明的另一个实施例的部分封装的半导体器件的俯视图。

具体实施方式

本发明的详细说明性的实施例在本文中公开。然而，这里公开的具体结构和功能细节仅仅是起到代表性的描述本发明的目的。本发明可以体现为许多替代形式，不应该被限定为这里阐述的实施例。此外，本文所使用的术语仅用于描述特定实施例的目的，不旨在限制本发明的示范性实施例。

如本文所使用的，除非上下文另有明确说明，单数形式“一”，“一个”和“该”也旨在包括复数形式。进一步可以理解的是，术语“包括”和/或“包含”表示所陈述的特征，步骤，或部件的存在，但不排除存在或添加一个或多个其它特征，步骤，或组件。还应当注意，在一些替代实施方式中，所提到的功能/动作可以不按照附图中所示的顺序发生。例如，取决于所涉及的功能/动作，连续示出的两个图实际上可以基本上同时执行或者有时可以以相反的顺序执行。

参看图1，示出了根据本发明一个实施例的部分封装半导体器件100的俯视图。设备100包括衬底102，衬底102包括不导电衬底材料104，形成在衬底材料104中的导电的通孔或柱106的阵列。该衬底102包括“通用”衬底，可用于封装不同尺寸和不同数量的管芯焊盘的半导体管芯。在一个实施例中，导电柱106由铜制成，以及非导电衬底104由双马来酰亚胺三嗪(bismaleimidetriazine(bt))、聚酰亚胺导电带，或任何合适的介电材料，包括玻璃或陶瓷等制成。本领域的技术人员能理解，导电的柱106可由其它合适的导电金属或非金属制成，和/或非导电衬底材料104可以由其它合适的非导电材料制成。该柱106从衬底102的上表面延伸到衬底102的下表面。

使用非导电环氧树脂或附着膜(daf)将管芯108固定到衬底102的上表面上，在本领域中是已知的。在一些实施例中，可以衬底102的上表面上形成管芯安装盘(dieflag)，用于接收管芯108，然后用不导电的环氧树脂将管芯108附接到管芯安装盘上。管芯108具有活性的上表面，上表面包括多个管芯接合焊盘(在本实施例中未示出)，能够将管芯内部的电路与外部电路相连接。半导体管芯108可以包括任何类型的集成电路，如专用集成电路(asic)，微处理器，传感器等，并且本发明不受管芯的类型的限制。

半导体器件100还包括多个焊线110，其在本实施例中被连接(键合)到围绕管芯108的一行柱106。这些柱和焊线的组合形成一个围绕管芯108的环，该环可以被用作电源或接地环。因此，在该实施例中，邻近并围绕管芯108的柱106以菊链(daisy-chain)方式互连，以形成接地环。焊线110使用焊线接合工艺附接到柱106，并且优选地，焊线具有低引线轮廓成形。

图2是根据本发明另一个实施例的部分封装半导体器件120的俯视图。半导体器件120包括衬底102和用不导电的环氧树脂安装和固定在衬底102上的管芯108。图2示出了管芯108的轮廓，管芯108的下面有很多柱122。在本实施例中，为了使用管芯108下方的柱122，使用多个焊线124连接管芯下的柱122和不在管芯108之下的相应的柱106。如图所示，管芯108下方的柱122可以用多于一个的焊线124连接到多于一个的柱106。在当前优选的实施例中，在安装管芯108到衬底102之前，附接焊线124到衬底102的上表面处的柱。焊线124具有低引线轮廓成形。在其它实施例中，可以在管芯108安装在衬底102之前或之后，附接焊线124到衬底102的底侧。因此，在这种方式下，管芯108下方的支柱122都与管芯封装外部的柱106电连接。在管芯附接之后，进行第二焊线接合过程，以连接管芯焊盘到相应的柱106。

图3a和3b示出了根据本发明一个实施例的封装半导体器件130的一部分的侧面截面图和仰视图。封装的半导体器件130包括衬底102，衬底102包括从衬底102下表面延伸到衬底102上表面的导电柱106。用管芯固定粘合剂132把管芯108安装并固定到衬底102的顶部表面。在替代实施例中，可在衬底102的上表面上形成用于接收管芯108的管芯安装盘。

如图所示，通过焊线将管芯108电连接到柱106。在该实施例中，第一焊线134将选定的管芯焊盘连接到紧邻管芯108并围绕管芯108第一行柱；第二焊线136将选定的管芯焊盘连接到围绕管芯108的第二行柱，并且第三焊线138将选定的管芯焊盘连接到围绕管芯108的第一行和第二行柱之外的其它的柱。第一焊线134用于接地线，第二焊线136用于电源线，第三焊线138用于信号线。

现在参考图3b和图3a，半导体器件130还包括形成在衬底102下表面上的接地焊盘140、电源环142和信号焊盘144。接地焊盘140和功率环142可以用焊料或导电带形成，并且信号焊盘144可以用焊料或焊球形成。接地焊盘140电连接到管芯108下方的柱，以及围绕管芯108的支第一行的柱。电源环142电连接到围绕管芯108第二行的柱，以及信号焊盘144电连接到柱106，柱106用焊线138(用于从/到管芯108发送/接收信号)连接到管芯焊盘。在衬底102的上表面上，管芯108和焊线134，136和138用塑料材料或模制化合物146封装，以保护管芯，焊线和它们之间的连接以免受到损害。

图4a和4b示出了根据本发明一个实施例的封装半导体器件150的一部分的侧面截面图和仰视图。封装的半导体装置150类似于图3a和3b的封装半导体器件130，不同之处在于它被修改以适应两个管芯。参照图4a，半导体器件150包括具有柱106的衬底102，以及第一和第二管芯152，154，第一和第二管芯152，154可以是任何种类的管芯，如微处理器和传感器，或处理器和存储器，如本领域中已知的。

用管芯附着材料将第一和第二管芯152,154附着到衬底102，管芯附着材料可以是例如非导电性环氧树脂或双面导电带，如daf，被设置成并行的排列并且在其中有延伸的空间。用焊线将管芯152、154上的焊盘电连接到相应的柱106。更具体地说，在所示实施例中，第一焊线134用于将管芯152，154接地连接，第二焊线136用于将管芯152,154连接到电源，并且第三焊线138用于将管芯152,154连接到信号管脚。

参看图4a和图4b。器件150包括一对接地焊盘156和158，它们分别形成在管芯152,156下面的衬底102的底侧上。功率环160也被形成在衬底102的下表面并且围绕所述接地焊盘156,158，并且包括所述接地焊盘156,158之间延伸的臂162。电源环160在管芯152，156的封装之外。臂162可以连接到信号环160的两端，可以连接到一端(如图)，或者与信号环在两端处分隔开。衬底102的下表面包括信号焊盘164。信号焊盘形成在衬底下表面上的柱106上。接地焊盘156，158和信号环160可以用焊料或者导电带形成，信号焊盘164可以由焊料或焊球形成。接地焊盘156，158被电连接到管芯152,154之下的柱和与管芯152,154之一相邻的至少一行柱，然后由第一焊线被连接到管芯152、154。电源环160由第二焊线136被电连接到围绕管芯152,154的另一行柱。信号焊盘144由第三焊线138(用于发送/接收信号从/到管芯152,154)电连接到管芯焊盘。衬底102的上表面，管芯152，154和焊线134，136和138用塑料材料或模制化合物146封装，以保护管芯，焊线和它们之间的连接免遭损害。

在一个实施例中，包括导电通孔和金属布线层的布线带可以附连到衬底102的下表面。第一，焊球附着到选定的柱106，然后路由导电带附着到衬底102的下表面，使得导电柱106通过焊球电连接到路由导电带的导电通孔。导电带包括内部迹线，其使得能够让管芯覆盖区外部的导电柱106与管芯108下方的导电柱之间互相电连接。导电带线带的尺寸和形状优选地具有与最终封装的器件相同的(x和y)尺寸，使得统一尺寸的焊球可以施加到导电带的底部(并且与导电通孔连接)，用于封装i/o。

图5是根据本发明的一个实施例的部分封装的半导体器件170的俯视图，它包括衬底102，衬底102包括非导电衬底材料104和形成在衬底102中的导电柱106的阵列。使用芯片附着剂或daf将半导体管芯172安装并附接到衬底102。半导体器件170还包括形成在衬底102的上表面的多个垂直的迹线174和水平的迹线176。迹线174和176可能包括铜并且由电镀形成，并位于柱106的阵列的行与列之间。

垂直和水平迹线174，176提供了许多选项用于连接管芯172上焊盘到导电柱106，包括管芯172下面的柱106。例如，用第一焊线178将两个相邻的焊盘与与水平迹线179中的一个相连，然后用第二焊线将水平迹线179和导电柱181中的一个相连。在另一个例子中，焊线可以将焊盘与迹线中的一个(可以是水平迹线或者垂直)相连，该迹线从管芯封装外面向管芯172下面延伸。在管芯附接之前，另一个焊线可以用于连接迹线到管芯下方的导电柱之一。以这种方式，本实施例使得管芯覆盖区下方的导电柱能够被利用。

因此，本发明不仅提供从管芯焊盘到管芯的覆盖区下方的导电柱的连接的结构，而且还提供用于其的方法，包括：用第一焊线连接管芯底下的柱和管芯外面的柱，并且用第二焊线连接管芯上的焊盘和所述管芯外面的柱，使得管芯底下的柱与管芯上的焊盘具有电连接。

该方法可以进一步包括：在衬底的下表面或者上表面形成导电环，该导电环与柱相连，用作电源环，并且，在衬底的下表面或者上表面形成导电焊盘，该导电焊盘与柱相连，用作接地焊盘。

图6a和6b是根据本发明的另一个实施例的部分封装的半导体器件190的俯视图。该装置190包括衬底102，衬底102包括垂直和水平的导电迹线174和176，如装置170(图5)。该装置190还包括管芯安装盘192，其尺寸和形状适于接收管芯172，如图6b所示。管芯安装盘192包括用于使导电柱106和位于管芯覆盖区下方的垂直和水平迹线电短路的导电带或糊剂。在管芯172附接到管芯安装盘192之后，焊线194可以连接在管芯焊盘和如水平迹线196之类的一个迹线之间。水平迹线196在管芯172下方延伸，并且因此与管芯安装盘192电接触，因而通过导电柱106与管芯安装盘192短接。以这种方式，本发明允许使用管芯覆盖区下方的导电柱。

虽然本发明已经在具有单一管芯和单一电连接器的ic封装的情况下进行了描述，但是应当理解，本发明可以用于具有任何合适数量的管芯和合适数量的电连接其的ic封装。

也为了本说明书的目的，术语“连接”是指本领域中已知的或稍后发展的允许能量在两个或更多个元件之间传递的任何方式，并且中间可以插入一个或多个附加元件，但不是必需的。相反，术语“直接耦合”，“直接连接”等等，意味着不存在这种附加元件。

使用附图标号和/或附图标号旨在标识一个或多个实施例，以便于对权利要求的解释。这样的使用不应被解释为必然地将那些权利要求的范围限制在相应附图中所示的实施例。

除非另有明确说明，否则每个数值和范围应当被解释为近似的，如同词语“约”或“大约”。

应该理解的是，在细节，材料，和其中已被描述和说明是为了解释本发明实施例的部件的布置的各种变化，可以由本领域的技术人员作出不脱离本发明的实施方式。

应当理解，本文阐述的示例性方法的步骤不一定需要以所描述的顺序执行，并且这些方法的步骤的顺序应当被理解为仅仅是示例性的。同样，在与本发明的各种实施例一致的方法中，可以在这些方法中包括附加步骤，并且可以省略或组合某些步骤。

虽然在下面的方法权利要求中的元素，如果有的话，被记载在一个特定的序列与对应的标签中，除权利要求陈述，否则意味着用于实施部分或所有这些要素的特定顺序，这些元素不一定被限定于以该特定顺序实现。

本文对“实施例”的引用意味着特定特征、结构或特性可以包括在本发明的至少一个实施例中。在说明书中的各个位置出现的短语“在一个实施例中”不一定都指代相同的实施例，单独的或替代的实施例也不是必然与其他实施例相互排斥。这同样适用于术语“实现”。