自校正继电器防粘连电路及其控制方法与流程

本发明涉及防粘连电路应用领域，特别涉及一种自校正继电器防粘连电路及其控制方法。

背景技术：

目前，智能开关普遍使用功率继电器来作为市电的开关器件，通过控制继电器的导通和关断来控制负载是否通电。当继电器驱动各种不同负载时，在继电器触电吸合，断开(特别是吸合)瞬间，会产生额定工作情况下数倍甚至更大的电流，过大的电流使得继电器触电在瞬间产生电弧，粘连等情况，具体表现是继电器寿命大幅减少和负载一直导通无法关断，不受控制。

一般解决办法：

1、更换额定电流更大的继电器；

2、继电器电路中增加电路吸收能量，降低发生粘连的概率；

但以上方法并不能完全解决继电器发生粘连的可能性，因此需要一种更好的方法解决该问题。

技术实现要素：

为解决上述背景技术中存在的问题，本发明的目的在于提供一种自校正继电器防粘连电路及其控制方法，以达到检测电压过零和过零电压反馈都采用隔离光耦进行隔离，能增强电路的抗干扰能力的目的。

为达到上述目的，本发明的技术方案如下：

自校正继电器防粘连电路，包括处理器模块和分别与所述处理器模块相连接的电压过零信号采集电路、电压过零反馈信号采集电路、继电器驱动电路，所述电压过零信号采集电路包括光耦U1、电阻R1和电阻R2，所述继电器驱动电路包括电阻R11、电阻R14、电阻R66、二极管D11、三极管Q2和继电器U12；所述电压过零反馈信号采集电路包括电阻R19、电阻R23、电阻R24、二极管D10和光耦U11。

优选的，所述电阻R1的一端连接火线L，另一端连接所述光耦U1的脚1，所述光耦U1的脚2连接零线N，所述光耦U1的脚3接地，所述光耦U1的脚4连接所述电阻R2和过零输出电压V1，所述电阻R2的另一端连接电源VCC，所述过零输出电压V1与所述处理器模块相连接。

优选的，所述U11为单向光耦，R23为光耦输出端上拉电阻。

自校正继电器防粘连电路的控制方法，其特征在于，包括以下步骤：

当处理器模块第一次接收到闭合继电器命令后，开启处理器中断捕捉U1的下降边沿，并开启60ms定时器，当检测到U1的信号边沿时，进入中断，并延时t1发出关闭继电器指令，并开启处理器捕捉U11的边沿，t2后检测到U11的信号边沿，此t2即为继电器的吸合动作时间，t3后捕捉到U1的上升边沿；

电压过零半周期是10ms，所以(10-t3)/2就是过零与U1信号边沿的时间差，U1信号的下降沿到下一次过零需经时(10-t3)/2+t3；

在下次处理器模块接收到闭合继电器命令时，开启处理器中断捕捉U1的下降边沿，并开启60ms定时器，当检测到U1的信号边沿时，进入中断，延时(10-t3)/2+t3-t2后发出关闭继电器指令，这样继电器触点就刚好在下一个电压零点时闭合，若60ms定时器溢出，则直接闭合继电器；

当处理器模块接收到断开继电器命令后，开启处理器中断捕捉U1的下降边沿，并开启60ms定时器，当检测到U1的信号边沿时，进入中断，并延时t1发出断开继电器指令，并开启处理器捕捉U11的边沿，t4后检测到U11的信号边沿，此t4即为继电器的释放动作时间，在下次处理器模块接收到断开继电器命令时，开启处理器中断捕捉U1的下降边沿，并开启60ms定时器，当检测到U1的信号边沿时，进入中断，延时(10-t3)/2+t3-t4后发出关闭继电器指令，这样继电器触点就刚好在下一个电压零点时闭合。

通过上述技术方案，本发明提供的一种自校正继电器防粘连电路及其控制方法，检测电压过零和过零电压反馈都采用隔离光耦进行隔离，能增强电路的抗干扰能力，而且能适用各种不同类型的负载，在过零时继电器吸合和断开，有效防粘连，增加继电器的可靠性和使用寿命。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。

图1为本发明实施例所公开的一种自校正继电器防粘连电路的结构框图；

图2为本发明实施例所公开的一种自校正继电器防粘连电路的电压过零信号采集电路的电路图；

图3为本发明实施例所公开的一种自校正继电器防粘连电路的电压过零信号采集电路的市电与V1波形的对比图；

图4为本发明实施例所公开的一种自校正继电器防粘连电路的继电器驱动电路的电路图；

图5为本发明实施例所公开的一种自校正继电器防粘连电路的电压过零反馈信号采集电路的电路图；

图6为本发明实施例所公开的一种自校正继电器防粘连电路的控制方法的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。

本发明提供的一种自校正继电器防粘连电路，如图1所示，包括处理器模块和分别与所述处理器模块相连接的电压过零信号采集电路、电压过零反馈信号采集电路、继电器驱动电路；

如图2-3所示，所述电压过零信号采集电路包括光耦U1、电阻R1和电阻R2，所述电阻R1的一端连接火线L，另一端连接所述光耦U1的脚1，所述光耦U1的脚2连接零线N，所述光耦U1的脚3接地，所述光耦U1的脚4连接所述电阻R2和过零输出电压V1，所述电阻R2的另一端连接电源VCC，所述过零输出电压V1与所述处理器模块相连接；

其电路原理：输入信号L为市电火线，N为市电零线，U1为双向光耦，压差达到一定电压时，正反向都能导通，电阻R1为光耦输入端限流电阻，电阻R2为U1输出端的上拉电阻，输入端的火线，零线压差大于一定值Vf时，光耦U1导通，V1输出低电平；输入端的火线，零线压差小于一定值Vf时，光耦U1不导通，V1输出高电平；该电路的功能是将市电转换成V1，处理器捕捉到V1进行计算处理；

如图4所示，所述继电器驱动电路包括电阻R11、电阻R14、电阻R66、二极管D11、三极管Q2和继电器U12，OUT1为处理器发出的控制继电器闭合或断开的命令信号，R11、R14、Q2组成驱动继电器电路，220L_OUT1连接负载端；

其电路原理：该电路驱动继电器闭合和断开，当处理器需闭合继电器时，发出OUT1信号为高电平，三极管Q2导通，继电器第二脚(信号OUT_E1)拉至低电平，继电器控制线圈两端的电压差为VDD，继电器闭合，继电器的第3脚和第4脚连通，220L通过电阻R66输出到负载端，当处理器需断开继电器时，发出OUT1信号为低电平，三极管Q2截止，继电器第二脚(信号OUT_E1)突变为高电平，继电器控制线圈两端的电压差为0，继电器断开，继电器的第3脚和第4脚断开，220L无法通过电阻R66输出到负载端，以此通过继电器来控制负载是否通电；

如图5所示，所述电压过零反馈信号采集电路包括电阻R19、电阻R23、电阻R24、二极管D10和光耦U11，所述U11为单向光耦，R23为光耦输出端上拉电阻，220L_OUT1为经继电器控制输出交流电火线，连接到负载端，220N为市电零线，U11为单向光耦，R23为光耦输出端上拉电阻，V2为电压过零反馈信号，连接到处理器。

自校正继电器防粘连电路的控制方法，如图6所示，包括以下步骤：

当处理器模块第一次接收到闭合继电器命令后，开启处理器中断捕捉Ul的下降边沿，并开启60ms定时器，当检测到U1的信号边沿时，进入中断，并延时t1发出关闭继电器指令，并开启处理器捕捉U11的边沿，t2后检测到U11的信号边沿，此t2即为继电器的吸合动作时间，t3后捕捉到U1的上升边沿；

电压过零半周期是10ms，所以(10-t3)/2就是过零与U1信号边沿的时间差，U1信号的下降沿到下一次过零需经时(10-t3)/2+t3；

在下次处理器模块接收到闭合继电器命令时，开启处理器中断捕捉U1的下降边沿，并开启60ms定时器，当检测到U1的信号边沿时，进入中断，延时(10-t3)/2+t3-t2后发出关闭继电器指令，这样继电器触点就刚好在下一个电压零点时闭合，若60ms定时器溢出，则直接闭合继电器；

当处理器模块接收到断开继电器命令后，开启处理器中断捕捉U1的下降边沿，并开启60ms定时器，当检测到U1的信号边沿时，进入中断，并延时t1发出断开继电器指令，并开启处理器捕捉U11的边沿，t4后检测到U11的信号边沿，此t4即为继电器的释放动作时间，在下次处理器模块接收到断开继电器命令时，开启处理器中断捕捉U1的下降边沿，并开启60ms定时器，当检测到U1的信号边沿时，进入中断，延时(10-t3)/2+t3-t4后发出关闭继电器指令，这样继电器触点就刚好在下一个电压零点时闭合。

本发明公开的一种自校正继电器防粘连电路及其控制方法，检测电压过零和过零电压反馈都采用隔离光耦进行隔离，能增强电路的抗干扰能力，而且能适用各种不同类型的负载，在过零时继电器吸合和断开，有效防粘连，增加继电器的可靠性和使用寿命。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。