一种集成了TFET的FINFET器件及其制备方法与流程

本发明涉及集成电路技术领域，具体涉及一种集成了TFET的FINFET器件及其制备方法。

背景技术：

隧穿场效应管(TFET)有较小的亚域区摆幅(SS，subtreshold swing)，可以低于60毫伏的半导体极限。因SS很小，开关时的阈值电压可以很低，开关速度可以增加，能量可以减小，因此也被称为绿色节能的晶体管(GFET，green FET)。但缺点在于导通时电流较低。在FINFET的结构的源端形成一个P型重掺层，构成一个与侧面沟道的双栅MOS并联的TFET，使FINFET的电流在亚域区受TFET主导，因而亚域区摆幅低，在导通时，由双栅MOS来控制以避免TFET的缺陷。请参看图12，为MOSFET和TFET电流电压曲线示意图，其中，MOSFET的SS比较大，饱和电流也较大；TFET的SS比较小，但饱和电流也较小。组合TFET和MOSFET的结构在对某一电极充电时，由于TFET的存在，充电电流增加速度较单纯的MOSFET快。如图9所示，TFET的开关速度比MOS FINFET的开关速度要快。

技术实现要素：

为了克服以上问题，本发明旨在提供一种集成了TFET的FINFET器件及其制备方法。

为了达到上述目的，本发明提供了一种集成了TFET的FINFET器件，包括：

位于一半导体衬底上的鳍结构；

位于鳍结构两个端部区域的源区和漏区；整个漏区的掺杂类型为N型掺杂；源区包括底部N型掺杂区和顶部P型掺杂区；

在源区和漏区之间的鳍结构的顶部和侧壁依次形成的氧化层和高K介质层；

位于高K介质层表面的栅极；

在高K介质层下方且在源区和漏区之间的鳍结构中形成的沟道区；其中，

源区的底部N型掺杂区、漏区、沟道区、位于鳍结构的侧壁的高K介质层和位于鳍结构的侧壁的栅极共同构成MOS FINFET器件；

源区的顶部P型掺杂区、漏区、沟道区、位于鳍结构的顶部的高K介质层和位于鳍结构的顶部的栅极共同构成TFET器件。

优选地，所述栅极的材料为导电金属。

优选地，所述导电金属的功函数值为2～5eV。

优选地，所述鳍结构的宽度为5～20nm。

优选地，所述顶部P型掺杂区的厚度与所述底部N型掺杂区的厚度的比值为1:(2～5)。

为了达到上述目的，本发明还提供了一种集成了TFET的FINFET器件的制备方法，包括：

步骤01：在一半导体衬底上制备鳍结构；

步骤02：在所述鳍结构上形成氧化层和多晶硅栅极；其中，多晶硅栅极和氧化层与所述高K介质层的图案相同；

步骤03：向所述鳍结构两个端部区域进行N型掺杂离子注入，从而形成N型掺杂的漏区和N型掺杂的源区；

步骤04：制备掩膜，将所述N型掺杂的源区之外的半导体衬底区域遮挡起来，对所述N型掺杂的源区进行P型掺杂，得到所述顶部P型掺杂区，所述顶部P型掺杂区之下剩余的所述N型掺杂的源区构成所述底部N型掺杂区；

步骤05：去除所述多晶硅栅极；

步骤06：在所述鳍结构上依次形成高K介质材料和栅极材料，并且图案化高K介质材料和栅极材料，得到所需要的所述高K介质层和所述栅极。

优选地，所述P型掺杂时，从所述源区上方的四周同时对源区进行离子注入。

所述步骤04中，所述P型掺杂采用的注入方向与水平线的角度大于氧化层图案、高K介质层和栅极的厚度总和与源区的横向长度的反正切值。

优选地，所述P型掺杂采用的注入方向与水平线的角度的大于45°。

优选地，所述顶部P型掺杂区的厚度与所述底部N型掺杂区的厚度的比值为1:(2～5)。

本发明的集成了TFET的FINFET器件及其制备方法，在鳍的两个端部区域分别形成N型漏区和由顶部P型掺杂区和底部N型掺杂区构成的源区，从而由源区的底部N型掺杂区、漏区、沟道区、位于鳍结构的侧壁的高K介质层和位于鳍结构的侧壁的栅极共同构成MOS FINFET器件；以及由源区的顶部P型掺杂区、漏区、沟道区、位于鳍结构的顶部的高K介质层和位于鳍结构的顶部的栅极共同构成TFET器件，本发明实现了TFET与FINFET器件的集成，节约了成本。

附图说明

图1为本发明的一个较佳实施例的集成了TFET的FINFET器件的立体结构示意图

图2为图1中的集成了TFET的FINFET器件沿AA'方向的截面结构示意图

图3为图1中的集成了TFET的FINFET器件沿BB'方向的截面结构示意图

图4为本发明的一个较佳实施例的集成了TFET的FINFET器件的制备方法的流程示意图

图5-11为本发明的一个较佳实施例的集成了TFET的FINFET器件的制备方法的各制备步骤示意图

图12为MOSFET和TFET的电流电压曲线示意图

具体实施方式

为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。

以下结合附图1-12和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方便、清晰地达到辅助说明本实施例的目的。

请参阅图1，图1为本实施例的FINFET器件的立体结构示意图，图2为沿图1的AA’方向的截面结构示意图，图3为沿图1的BB’方向的截面结构示意图，本实施例的集成了TFET的FINFET器件，包括：

位于一半导体衬底00上的鳍结构Q；半导体衬底00可以但不限于为硅衬底。鳍结构Q的宽度可以为5～20nm。

位于鳍结构Q两个端部区域的源区02和漏区01；整个漏区01的掺杂类型为N型掺杂；源区02包括底部N型掺杂区022和顶部P型掺杂区021；顶部P型掺杂区021的厚度与底部N型掺杂区022的厚度的比值可以为1:(2～5)。

在源区02和漏区01之间的鳍结构Q的顶部和侧壁依次形成的氧化层OX和高K介质层03；

位于高K介质层03表面的栅极04；栅极04的材料可以为导电金属，导电金属的功函数值可以为2～5eV，较佳的为4.74eV。

如图2所示，在高K介质层03下方且在源区02和漏区01之间的鳍结构Q中形成沟道区05；沟道区05的导电类型为N型；沟道区05的掺杂浓度为1E17/cm³至2E19/cm³，较佳的为3E18/cm³。

请同时参阅图1～3，源区02的底部N型掺杂区022、漏区01、沟道区05、位于鳍结构Q的侧壁的高K介质层03和位于鳍结构Q的侧壁的栅极04共同构成MOS FINFET器件，如沟道区05两侧的虚线框所示；

源区02的顶部P型掺杂区021、漏区01、沟道区05、位于鳍结构Q的顶部的高K介质层03和位于鳍结构Q的顶部的栅极04共同构成TFET器件，如沟道区05上方的虚线框所示，从而实现了TFET和FINFET的集成。

此外，本发明还提供了一种上述的集成了TFET的FINFET器件的制备方法，请查阅图4-11，其中图5-11是以图1的AA’方向的截面示意图为例的，该制备方法包括：

步骤01：请查阅图5，在一半导体衬底00上制备鳍结构Q；

具体的，鳍结构Q的制备可以但不限于采用光刻和刻蚀工艺来进行。

步骤02：请查阅图6，在鳍结构Q上形成氧化层OX和多晶硅栅极04’；其中，多晶硅栅极04’和氧化层OX与高K介质层03的图案相同；

具体的，可以首先在具有鳍结构Q的半导体衬底00上依次沉积氧化层OX材料和多晶硅栅极材料，然后图案化氧化层OX材料和多晶硅栅极材料，从而制备出氧化层OX和多晶硅栅极04’。

步骤03：请查阅图7，向鳍结构Q两个端部区域进行N型掺杂离子注入，从而形成N型掺杂的漏区01和N型掺杂的源区02；

具体的，在多晶硅栅极04’和氧化层OX的保护下，在鳍结构Q两个端部区域进行了N型掺杂离子注入工艺，而氧化层OX覆盖的鳍结构Q没有被离子注入到。

步骤04：请查阅图8～9，制备掩膜，将N型掺杂的源区02之外的半导体衬底00区域遮挡起来，对N型掺杂的源区02进行P型掺杂，得到顶部P型掺杂区021，顶部P型掺杂区021之下剩余的N型掺杂的源区02构成底部N型掺杂区021；

具体的，掩膜可以但不限于采用光刻胶，可以经光刻工艺，在光刻胶中形成源区的开口，其它区域保护起来。较佳的，P型掺杂采用的注入方向与水平线的角度大于氧化层、高K介质层和栅极的厚度总和与源区的横向长度的反正切值，较佳的大于45°，从而使得P型掺杂可以从源区的各个方向同时进行注入，也就是说，从源区上方的四周同时进行离子注入，例如从源区的四个角的上方，或者从源区的每个边的中心以及四个角的上方。图8为沿图1的AA’方向的对应于步骤04的截面结构示意图，图9为沿图1的BB’方向的对应于步骤04的截面结构示意图，实线箭头所示为源区四个角的上方，其中，L5、L6、L7和L8沿顺时针或逆时针依次排列并且位于同一个锥形面内，该锥形面由它们之一绕竖直线旋转所得到的。虚线箭头所示为源区每个边的中心的上方，其中，L1、L2、L3和L4沿顺时针或逆时针依次排列并且位于同一个锥形面内，该锥形面由它们之一绕竖直线旋转所得到的。此外，L5、L6、L7和L8所在锥形面可以与L1、L2、L3和L4所在锥形面重合，也就是L1、L2、L3、L4、L5、L6、L7和L8的离子注入方向与竖直线的夹角均相同，这样能够使对源区表面的P型离子注入更加均匀；当然，图8和图9中的离子注入方向只是举例而已，在本发明中，只要在鳍结构的源区表面的P型离子注入的注入路径不互相干扰，P型离子注入在源区表面上方的任意位置都可以。P型掺杂结束后，在氧化层和多晶硅栅极下方的鳍结构中形成N型沟道区；

步骤05：请查阅图10，去除多晶硅栅极04’；

具体的，可以但不限于采用化学腐蚀法去除多晶硅栅极04’。

步骤06：请查阅图11，在鳍结构上依次形成高K介质材料和栅极材料，并且图案化高K介质材料和栅极材料，得到所需要的高K介质层03和栅极04。

具体的，首先，可以但不限于采用化学气相沉积法来沉积高K介质材料，然后采用物理气相沉积法来沉积栅极金属材料；然后，可以但不限于采用光刻和刻蚀工艺来刻蚀高K介质材料和栅极材料，从而形成所需要的高K介质层和栅极。

虽然本发明已以较佳实施例揭示如上，然实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书为准。