一种NMOS低压触发的双向SCR结构的制作方法

本发明创造涉及一种SCR器件，尤其涉及一种NMOS低压触发的双向SCR结构。

背景技术：

可控硅 （Silicon controlled rectifier – SCR）也叫晶闸管,在功率器件中广泛应用，因为它可以在高阻态与低阻态之间切换，可用作电源开关，然而它同时也是十分有效的 ESD 保护器件，由于其维持电压很低，所以能够承受很高的ESD 电流，因此，SCR 天然具有高的ESD 鲁棒性。和其他 ESD 保护器件相比较，SCR 器件的单位面积 ESD 保护能力最强。一般SCR器件为单方向ESD 保护器件，另外一个方向的ESD保护由寄生二极管或者并联一个二极管来完成。采用额外的二极管来进行另外一个方向的ESD保护，会增大版图面积。但是在一些有负电压的电路中，如果IO电压低于-0.7V,GND电压为0V，采用二极管进行反方向保护时，二极管在电路正常工作时就会导通，产生漏电，必须采用双向SCR结构进行保护。

技术实现要素：

为了解决上述技术问题，本发明创造提供了一种NMOS低压触发的双向SCR结构，包括有P型衬底，在P型衬底上形成PWell阱NWell阱，其中PWell阱设在中间位置， PWell阱两侧形成NWell阱；一侧的NWell阱里形成第一N+注入区和第一P+注入区,另一侧的NWell阱里形成第二N+注入区和第二P+注入区；在中间的PWell阱与两侧的NWell阱交界处分别形成第三N+注入区或第四N+注入区。通过以上结构，本发明能够在不使用额外器件的情况下，实现双向SCR的功能，解决了现有技术中存在的大版图面积的问题。

为了实现上述目的，本发明创造采用的技术方案是：一种NMOS低压触发的双向SCR结构，包括有P型衬底，其特征在于：在P型衬底上形成PWell阱NWell阱，其中PWell阱设在中间位置， PWell阱两侧形成NWell阱；一侧的NWell阱里形成第一N+注入区和第一P+注入区,另一侧的NWell阱里形成第二N+注入区和第二P+注入区；在中间的PWell阱与两侧的NWell阱交界处分别形成第三N+注入区或第四N+注入区。

所述的第三N+注入区与第四N+注入区之间形成浮空的栅氧化层多晶硅栅。

所述的第一N+注入区和第一P+注入区构成T1端口，第二N+注入区和第二P+注入区构成T2端口。

从T1到T2，正向ESD电流泄放路径SCR2为，由第一P+注入区依次经过NWell阱、PWell阱、NWell阱，最后到第二N+注入区；从T2到T1，反向ESD电流泄放路径SCR1为，由第二P+注入区依次经过NWell阱、PWell阱、NWell阱，最后到第一N+注入区。

所述的SCR1与SCR2通路长度一致，且为对称性的结构。

本发明创造的有益效果在于：本发明创造提供了一种NMOS低压触发的双向SCR结构，包括有P型衬底，在P型衬底上形成PWell阱NWell阱，其中PWell阱设在中间位置， PWell阱两侧形成NWell阱；一侧的NWell阱里形成第一N+注入区和第一P+注入区,另一侧的NWell阱里形成第二N+注入区和第二P+注入区；在中间的PWell阱与两侧的NWell阱交界处分别形成第三N+注入区或第四N+注入区。通过以上结构，本发明能够在不使用额外器件的情况下，实现双向SCR的功能，工作稳定性能高，使用方便，且节约了版图面积。

附图说明

图1：为现有的单向SCR ESD保护结构。

图2：为本发明创造结构示意图。

具体实施方式

一种NMOS低压触发的双向SCR结构，包括有P型衬底1，其结构为：在P型衬底1上形成PWell阱2、NWell阱3，其中PWell阱2设在中间位置， PWell阱2两侧形成NWell阱3；一侧的NWell阱3里形成第一N+注入区4和第一P+注入区5,另一侧的NWell阱3里形成第二N+注入区6和第二P+注入区7；在中间的PWell阱2与两侧的NWell阱3交界处分别形成第三N+注入区8或第四N+注入区9。

所述的第一N+注入区4和第一P+注入区5构成T1端口，第二N+注入区6和第二P+注入区7构成T2端口。

从T1到T2，正向ESD电流泄放路径SCR2为，由第一P+注入区5依次经过NWell阱3、PWell阱2、NWell阱3，最后到第二N+注入区6；从T2到T1，反向ESD电流泄放路径SCR1为，由第二P+注入区7依次经过NWell阱3、PWell阱2、NWell阱3，最后到第一N+注入区4。

第一N+注入区4设置在第一P+注入区5外侧，第二N+注入区6设置在第二P+注入区7的外侧。

所述的SCR1与SCR2通路长度一致，一致的通道长度保证SCR1与SCR2特性一样，有相同的触发电压和维持电压，采用对称性的结构，使ESD电流泄放更均匀，SCR1与SCR2通路是对称的SCR通路。

所述的第三N+注入区8与第四N+注入区9之间形成浮空的栅氧化层多晶硅栅10。浮空的栅氧化层多晶硅栅有助于减小SCR1和SCR2通路的ESD触发电压。如从T1到T2有ESD正脉冲，在触发阶段，触发电流会通过多晶硅栅下的沟道，触发中间的NMOS导通，此通道所需的触发电压较小，当触发电流足够大的时候会触发SCR2通道开启，泄放ESD电流。如从T2到T1有ESD正脉冲，在触发阶段，触发电流也会通过多晶硅栅下的沟道，触发中间的NMOS导通，此通道所需的触发电压较小，当触发电流足够大的时候会触发SCR1通道开启，泄放ESD电流。