图像传感器器件及制造方法与流程

本发明的实施例涉及半导体领域，更具体地涉及图像传感器器件及制造方法。

背景技术：

半导体图像传感器用于感测光。互补金属氧化物半导体(cmos)图像传感器和电荷耦合器件(ccd)传感器广泛用于各种应用，例如，包括网络摄像机、数码视频摄录机、数码单反(slr)相机、数码无反(mirrorless)相机、数码手机相机等。这样的器件使用传感器像元(pictureelements)(像素)的阵列，例如，该传感器像元的阵列采用光电二极管来吸收电磁辐射并且将吸收的辐射转换为电信号(光电流)。背照式(bsi)图像传感器是一种这样的器件。

随着器件部件尺寸缩小，传统的bsi图像传感器可以经受涉及串扰(xt)和模糊(blooming)的问题。当落在传感器像素上的光子被相邻的像素错误地检测时，出现一种形式的xt。当给定的传感器像素中的电荷超过峰值饱和电平并且泄漏至邻近像素上时，出现模糊。图像传感器阵列中的邻近的像素之间的不良的隔离可以导致或加重这些问题。

技术实现要素：

本发明的实施例提供了一种用于制造图像传感器器件的方法，所述方法包括：在衬底上沉积介电材料；图案化所述介电材料以形成像素隔离结构；在所述像素隔离结构上方形成外延层；以及在所述外延层中邻近所述像素隔离结构形成辐射检测区域。

本发明的实施例还提供了一种图像传感器器件，包括：像素隔离结构，具有第一内部设置的区域和外部设置的区域，所述第一内部设置的区域包括介电材料，所述外部设置的区域包括掺杂的介电材料；以及感光层，邻近所述像素隔离结构，所述感光层具有包括辐射检测区域的第二内部设置的区域；其中：所述像素隔离结构具有包括所述像素隔离结构的暴露表面的第一表面；所述感光层具有包括所述感光层的暴露表面的第二表面；和所述第一表面和所述第二表面包括所述图像传感器器件的背侧表面的至少一部分。

本发明的实施例还提供了一种用于制造背照式(bsi)图像传感器器件的方法，所述方法包括：图案化介电材料以在衬底的第一侧部上形成多个像素隔离结构；在所述衬底的第一侧部和所述多个像素隔离结构上方外延沉积感光层；在所述感光层中邻近并且在所述多个像素隔离结构之间形成多个辐射检测区域；以及去除所述衬底的第二侧部的至少一部分以物理暴露所述多个像素隔离结构并且光学暴露所述感光层。

附图说明

为了更全面地理解本发明的实施例及其优势，现将结合附图所进行的以下描述作为参考，其中：

图1至图6以截面图示出了根据代表性实施例的形成背照式(bsi)图像传感器器件的方法；

图7以不完全的截面图示出了根据代表性实施例的像素隔离器件部件；

图8至图9以截面图示出了根据代表性实施例的外延沉积的感光层(photolayers)；

图10是根据代表性实施例示出了形成bsi图像传感器器件的方法(1000)的流程图。

除非另外指出，否则不同附图中的相应编号和符号通常表示相应的元件。绘制视图以代表性地示出所公开的实施例的相关方面，并且不必按比例绘制视图。

具体实施方式

下面详细讨论所公开的实施例的制作和使用。然而，应当理解，本说明书提供了可以体现在各种环境中的许多可应用的发明概念。本文所论述的具体实施例仅示出了制造和使用所公开的主题的具体实施例，而不限制各种其他实施例的范围。

将关于具体背景来描述代表性实施例，即，背照式(bsi)图像传感器器件。可以通过将所公开的器件、结构、元件、部件、方法或工艺应用或扩展至各种其他图像传感器或半导体器件、结构、元件、部件、方法或工艺来实现附加的实施例和内容。

用于生产bsi图像传感器的传统的方法开始于提供感光层衬底，其中，随后通过离子注入形成光电二极管。栅极氧化物层和传输门(transfergate)形成在衬底上。逻辑器件和具有一个或多个金属化层的互连层穿过钝化层接合至感光层衬底装配件。然后，进行蚀刻工艺以在感光衬底材料中形成沟槽隔离凹槽。之后，沉积介电材料以填充沟槽凹槽。然后利用金属氧化物层覆盖填充的沟槽和暴露的感光层衬底以形成bsi图像传感器的背侧表面。用于制造沟槽隔离器件的传统的方法通常涉及去除感光层材料以形成隔离结构。

用于形成传统的沟槽隔离器件的蚀刻工艺可以在沟槽凹槽的表面中或上导致缺陷。这些缺陷可以包括捕获电子或空穴的物理、化学、和/或电瑕疵。捕获的载荷可以产生泄漏电流，这显示出图像感测器件的实质问题。例如，由于大量的泄漏电流，所以辐射感测器件可以错误地检测光，甚至在将图像传感器放置在光暗环境下。或者说，图像传感器可以“看见”没有光的地方的光。在这种情形下，泄漏电流可以称为“暗电流”，并且包含受影响的辐射感测器件的像素可以成为被称为“白像素”的事物。暗电流和白像素是降低其相关联的图像传感器器件的性能特点的电像差(aberration)的形式。

参考图1，根据本发明的代表性实施例的方法开始于提供具有第一侧部和第二侧部的牺牲衬底(衬底110)。衬底110具有在从约100μm至约3000μm的范围内的初始厚度。在一个实施例中，衬底110可以包括p型掺杂剂并且具有约770μm的初始厚度。

介电层沉积(图10，步骤1010)在衬底110的第一侧部上并且被图案化(图10，步骤1020)以产生像素隔离结构120a、120b、120c、120d。可以使用cvd、物理汽相沉积(pvd)、原子层沉积(ald)等或它们的组合将介电材料沉积在衬底110上。在一个实施例中，可以利用等离子体增强的化学汽相沉积(pecvd)来沉积介电材料。

硬掩模材料沉积在介电材料上方。使用光刻胶(如，通过旋涂沉积的)和各种对准、成像、显影、冲洗、干燥、烘焙、剥离、和/或蚀刻工艺或它们的组合、本领域中已知的工艺来光刻图案化硬掩模材料。曝光和显影将来自光刻胶的图案转移至下面的硬掩模层。之后，可以蚀刻介电层并且去除硬掩模材料以产生像素隔离结构120a、120b、120c、120d。在其他的实施例中，例如，可以利用无掩模光刻、电子束写入、离子束写入等来实施或替换光刻工艺。蚀刻工艺可包括干蚀刻、湿蚀刻、或它们的组合。

例如，像素隔离结构120a、120b、120c、120d的介电材料可以包括氧化物材料、氮化物材料或氮氧化物材料。在一个实施例中，形成像素隔离结构120a、120b、120c、120d的介电材料可以包括sio2。在其他的代表性实施例中，形成像素隔离结构120a、120b、120c、120d的介电材料可以可选地或结合地包括sic、sin、sioc、sion等、或它们的组合。

根据本文公开的各个代表性实施例，用于像素隔离结构制造的方法通常包括沉积介电材料之前的步骤和图案化所沉积的介电材料之后的步骤以形成隔离结构。在各个实施例中，像素隔离结构120a、120b、120c、120d可以包括具有在从约1μm至约3μm的范围内的深度的深沟槽隔离(dti)结构。在代表性实施例中，像素隔离结构120a、120b、120c、120d可以具有约1μm的深度。

根据一个实施例，如图2代表性地示出，可以以共形的方式利用掺杂剂源材料覆盖像素隔离结构120a、120b、120c、120d以产生掺杂剂层205。可以在约1e19离子/立方厘米(ions/cm³)至约2e21离子/立方厘米的剂量下利用低压化学汽相沉积(lpcvd)将诸如掺杂硼的多晶硅(si：b)的掺杂的材料沉积在像素隔离结构120a、120b、120c、120d上方。si：b的沉积覆盖像素隔离结构120a、120b、120c、120d的介电材料至若干纳米的深度。在沉积之后，然后，si：b掺杂剂层可以经受原位热扩散工艺(如，在约900℃下持续烘焙约10分钟)以将硼驱动至介电材料中至约10nm至约60nm的深度(“掺杂轮廓”或“掺杂的介电材料的区域”)。硼防止电子/空穴再结合，并且因此用作邻近的器件元件之间的有效的钝化边界。本领域技术人员将理解，无论是已知的还是之后得到的其他掺杂剂都可以可选地或结合地用于像素隔离结构120a、120b、120c、120d的钝化。

在热扩散之后，掺杂轮廓210a、210b、210c、210d将具有基本统一的掺杂剂浓度。也就是说，在掺杂剂层205包括si：b的情况下，对于掺杂轮廓210a、210b、210c、210d的任何部分或段测量的硼的浓度都基本不会与任何其他部分或段不同。

至少部分地通过隔离结构表面缺陷可以导致暗电流和白像素形式的电像差。可以根据各个代表性实施例，利用合适地适用的掺杂剂层205沉积和处理来消除或基本减少这些缺陷。本领域技术人员将理解，可以可选地、结合地或顺序地采用其他掺杂工艺(如，ald、等离子体扩散等、或它们的组合)来形成掺杂剂层205。

在本文所公开的各个代表性实施例中，在各个排列(permutations)中并且在制造的各个阶段中，掺杂剂层、掺杂轮廓和图案化的介电材料可以称为“像素隔离结构”。例如，在来自掺杂剂层205的掺杂剂热扩散至像素隔离结构120a、120b、120c、120d的介电材料中之前，“像素隔离结构”可以理解为包括与光刻图案化的介电材料对应的内部设置的区域和与掺杂剂层205对应的外部设置的区域。在掺杂剂热扩散至像素隔离结构120a、120b、120c、120d的介电材料中之后，“像素隔离结构”可以理解为包括与光刻图案化的介电材料对应的内部设置的区域和与掺杂轮廓210a、210b、210c、210d的掺杂的介电材料对应的外部设置的区域。

如图3中代表性地示出，使用原位外延生长工艺(图10，步骤1030)将感光层310沉积在像素隔离结构120a、120b、120c、120d上方。在一个实施例中，例如，感光层310可以包括掺杂有硼、磷或碳的外延硅或硅锗。在代表性实施例中，感光层310可以包括一个或多个n型外延硅或硅锗层。感光层310可以可选地或结合地包括一个或多个p型外延硅或硅锗层。在示例性实施例中，感光层310包括n型外延硅的多层。在代表性实施例中，例如，外延生长工艺可以包括选择性外延生长(seg)工艺。

在代表性实施例中，像素隔离结构120a、120b、120c、120d的利用掺杂剂层205的钝化可以合适地适用于允许以不产生或基本减少掺杂轮廓210a、210b、210c、210d/感光层310界面处的缺陷(如，晶体位错(crystallographicdislocations))的方式进行感光层310的外延生长。相应地，掺杂轮廓210a、210b、210c、210d/感光层310界面可以视为基本不具有缺陷。

在代表性实施例中，可以执行seg工艺以外延形成感光层310。例如，seg工艺可以包括cvd工艺，诸如lpcvd。在代表性实施例中，可以在介于约300℃至约1050℃之间的温度下并且在介于约1torr至约500torr之间的压力下执行lpcvd。例如，lpcvd工艺可以使用硅基或锗基前体气体，诸如硅烷、二氯甲硅烷、乙硅烷、丙硅烷、其他硅基气体、甲锗烷、或其他锗基前体气体或它们的组合。例如，其他工艺气体可以包括乙硼烷、分子氢、分子氯等、或它们的组合。随着lpcvd工艺进行，去除掺杂剂层205，以留下掺杂轮廓210a、210b、210c、210d的掺杂的介电材料。

在未采用掺杂剂层205的代表性实施例中，可以使用蚀刻气体(如，sih2cl2、hcl等)来控制硅区域和像素隔离结构120a、120b、120c、120d的介电表面之间的选择性生长。在其他的实施例中，可以分别执行或分别控制沉积和蚀刻工艺。例如，可以对于非选择性生长的硅执行外延沉积工艺，之后通过蚀刻步骤从介电表面去除沉积的硅以保持选择性。

seg工艺可以适用于与感光层310的外延沉积一起提供原位掺杂。在代表性实施例中，例如，使用诸如磷化氢(ph3)的含磷气体来引入n型掺杂剂。相应地，形成感光层310的外延层可以包括掺杂有磷的硅(si：p)。在一个实施例中，可以在约50标准立方厘米每分钟(sccm)至约500sccm的流速下将硅基前体气体引入室中，并且在约0.01sccm至约100sccm的流速下将磷化氢(如，1原子％)引入室中。segsi：p的沉积时间可以从约60秒至约1200秒。如果在seg处理期间未掺杂外延形成的感光层310，则例如，可以在随后的使用离子注入、等离子体浸没离子注入(piii)、气体/固体源扩散或其他工艺或它们的组合的工艺中进行掺杂。可以执行退火工艺(如，快速热退火、激光热退火等)以激活感光层310中的掺杂剂。本领域中已知seg工艺，并且应该理解，可以修改或调整各种参数以外延形成感光层310(如，温度、压力、沉积时间等)。

在各个代表性实施例中，可以选择感光层310的外延沉积材料以用于与合适地配置为用于检测给定波长的电磁辐射的耗尽区的随后的注入相兼容。例如，硅的带隙为1.1ev。这对应于约1100nm的近红外阈值波长。可以可选地选择其他材料以提供不同的阈值检测波长。例如，感光层310可以包括以下中的任一个：ge、sc、sige、gaas、gap、inp、inas、insb、gaasp、alinas、algaas、gainas、gainp、gainasp等、或它们的组合。

如图4代表性地示出，例如，可以通过感光层310中的离子注入形成辐射检测区域410a、410b、410c以产生光电二极管器件元件。离子注入工艺嵌入具有与感光层310的组成相比相反的掺杂极性的掺杂剂。例如，在其中感光层310包括n型硅的代表性实施例中，辐射检测区域410a、410b、410c可以掺杂有p型掺杂剂(如，硼)。在各个代表性实施例中，辐射检测区域410a、410b、410c可以包括光电二极管、光电门(photogates)、光电晶体管、光敏场效应晶体管(photofet)、光伏单元等或它们的组合。相应地，从附图中省略了具体结构细节和说明，以有助于泛化辐射检测区域410a、410b、410c的特点和代表性说明。

在代表性实施例中，辐射检测区域410a、410b、410c可以包括具有合适地配置为用于检测入射电磁辐射的耗尽区的光电二极管。当辐射检测区域的耗尽区中吸收入射光子时，光子的能量可以具有足够的大小以促进电子从价带至导带，从而产生可检测的光电流。在bsi图像传感器器件的情况下，检测的光子入射至图像传感器器件的背侧(如，与前侧放置的逻辑器件相对的侧部)。

可以通过调整用于形成检测区域的注入工艺的能量水平来调节感光层310中的辐射检测区域410a、410b、410c的垂直位移(displacement)。例如，更高的注入能量产生更深的注入剂，这意味着可以在感光层310中更深地形成辐射检测区域410a、410b、410c。类似地，降低的注入能量可以用于在感光层310中更浅地垂直定位辐射检测区域410a、410b、410c。已知用于在cmos图像传感器中产生光电二极管的离子注入工艺，并且为了简洁，本文省略其进一步的描述。

图4还示出了根据代表性实施例的栅极氧化物层420的沉积和传输门430的形成。栅极氧化物层420用于将传输门430的栅极端与下面的感光层310电隔离。栅极氧化物层420的厚度可以合适地配置为防止传输门430的栅极端与下面的感光层310之间的隧穿。例如，传输门430有助于感光层310中产生的光电流的电荷传输至前侧放置的逻辑器件(如，复位晶体管、源极跟随器、行选择器、放大器、模数转换器(adc)器件、专用集成电路(asic)器件、芯片上系统(soc)器件等、或它们的组合)。用于沉积栅极氧化物材料和形成传输门的工艺是已知的，并且为了简洁，本文省略其进一步的描述。

如图5中代表性地示出，颠倒(翻转)图4中示出的传感器晶圆装配件并且通过钝化层510接合至逻辑器件层520，其中，该钝化层设置在两者之间。钝化层510电隔离逻辑器件层520中的器件元件与传感器晶圆装配件中的器件元件。本领域技术人员应该理解，逻辑器件520和/或传感器晶圆装配件可以包括互连结构，互连结构包括多个金属化层以提供各个组件器件元件之间和中的电连接。为了泛化特点和相关说明的目的，图5示出了基本简化的示图。

在一个实施例中，第一互连结构可以形成在图像传感器的栅极氧化物层和传输门上方，以提供至随后接合的逻辑器件的电连接。图像传感器可以具有位于第一互连结构上面的第一钝化层以电隔离第一互连结构的一个或多个金属化层的一部分。逻辑器件可以具有形成在逻辑电路上方的第二互连结构以在接合之后提供至图像传感器的电连接。逻辑器件可以具有位于第二互连结构上面的第二钝化层以电隔离第二互连结构的一个或多个金属化层的一部分。图像传感器的第一钝化层和逻辑器件的第二钝化层可以包括接合焊盘以提供图像传感器的器件元件与逻辑器件的器件元件之间的电连接。在接合之后，逻辑器件和图像传感器彼此电耦合并且形成传感器像素单元的组件部分。

本领域技术人员应该理解，可以可选地、结合地或顺序地采用各种方法和结构来在传感器晶圆装配件与逻辑器件层之间提供电连接。用于提供互连结构、器件元件钝化和晶圆接合的工艺是本领域已知的，并且为了简洁，本文省略其进一步描述。

如图6代表性地示出，图5中示出的接合的晶圆装配件经受减薄工艺以去除(图10，步骤1050)衬底110(因此，术语“牺牲衬底”)。在代表性实施例中，例如，减薄工艺可以包括化学机械平坦化(cmp)工艺。可以可选地、结合地或顺序地采用无论是已知的(如，cmp、研磨、蚀刻、抛光、金刚石擦洗等、或它们的组合)或之后得到的任何合适的去除工艺以用于衬底110的去除。

在代表性实施例中，减薄工艺直到物理暴露像素隔离结构120a、120b、120c、120d的介电材料的表面部分才结束。可选地或结合地，减薄工艺可以直到暴露感光层310才结束。感光层310可以理解为光学暴露至入射电磁辐射能够穿透并且被辐射检测区域410a、410b、410c检测的程度。

衬底110的一部分的减薄去除可以提供感光层310的光学暴露。衬底110的减薄去除可以提供像素隔离结构120a、120b、120c、120d的物理暴露。例如，感光层310的光学暴露可以用于提供用于电磁辐射入射的表面以进入图像传感器器件，从而用于随后辐射检测区域410a、410b、410c中的检测。例如，像素隔离结构120a、120b、120c、120d的物理暴露可以用于提供邻近的像素隔离结构之间的电分离和光学分离。邻近的像素隔离结构之间的分离可以适用于消除或基本减少与图像传感器器件功能或性能相关的电像差或光学像差。

应该理解，根据各个代表性实施例，可以执行附加的工艺以完成图像传感器器件的制造。例如，抗反射涂(arc)层可以形成在bsi图像传感器器件的背侧上方以减少入射至传感器的电磁辐射的反射。附加地或可选地，滤色器可以形成在arc层上方以接受或拒绝特定波长的电磁辐射，在可见光(即，390nm至700nm)的情况下，特定波长的电磁辐射对应于特定颜色(如，红、绿、蓝等)。相应地，合适地配置的滤色器可以用于接受预定颜色的光。在波长小于390nm或大于700nm的情况下，尽管这样的波长未发现对应于可见光谱中的“颜色”，但是滤色器可以理解为提供对于特定波长的电磁辐射的接受或拒绝。

可选地、结合地或顺序地，可以去除暴露的像素隔离结构120a、120b、120c、120d的至少一部分以用于微透镜层的形成，从而将入射光引导为远离像素隔离结构120a、120b、120c、120d以朝向辐射检测区域410a、410b、410c。例如，取决于用于形成微透镜的材料的折射指数和距离图像传感器和/或下面的辐射检测区域的入射表面的距离，微透镜可以定位在各种布置中并且具有各种形状。

为了泛化特点和相关说明的目的，附图中未示出arc、滤色器和微透镜层。然而，应该理解，arc层、滤色器层和/或微透镜层的形成是本领域中已知的，并且为了简洁，本文省略了其进一步的描述。

根据各个代表性实施例的图像传感器器件还可以包括附加的组件，诸如例如，电荷耦合器件(ccd)或输入/输出电路以提供可操作的环境以用于、或支持与传感器像素的外部信号通信。这样的组件也是本领域中已知的，并且为了简化和相关说明的目的，附图中未示出这样的组件。

传统的沟槽隔离结构在邻近的光电二极管的注入之间提供通常大于100nm横向分离距离。传统的沟槽隔离结构还具有通常包括圆化的顶部角部和圆化的底部角部的侧壁轮廓部件。

图7代表性地示出了根据各个代表性实施例的像素隔离部件。像素隔离结构120a、120b、120c位于栅极氧化物层420、传输门430和钝化层510(为了有利的参考而在图7中示出)上面。根据代表性实施例，与传统的沟槽隔离宽度相比，代表性像素隔离结构(如，120b)的宽度710在邻近的辐射检测区域的注入之间提供更窄的分离距离。根据本文所公开的各个代表性实施例，像素隔离结构的横向宽度710通常小于约100nm。

图7中还示出了像素隔离结构120a、120b、120c的侧壁轮廓部件，并且通常包括具有基本垂直的轮廓的上部侧壁部分720、具有基本向外弯的轮廓的中间侧壁部分730以及具有基本向下切(under-cut)的底部轮廓的下部侧壁部分740。通常，通过像素隔离结构120a、120b、120c的底部侧部上的(111)刻面(facet)来形成下部侧壁部分740。

由于在去除牺牲衬底之后的用于产生后cmp表面750的平坦化工艺，所以上部侧壁部分720基本垂直。从用于图案化介电材料以形成像素隔离结构120a、120b、120c的原始蚀刻轮廓产生中间侧壁部分730的向外弯的轮廓和下部侧壁部分740的向下切的底部轮廓。

图8示出了另一代表性实施例，其中，感光层材料810a、825a、810b、825b、810c、825c可以外延沉积在介电像素隔离结构820a、820b、820c、820d之间和上方。可以以与像素隔离结构120a、120b、120c、120d基本类似的工艺形成介电像素隔离结构820a、820b、820c、820d。例如，介电像素隔离结构820a、820b、820c、820d的材料可以包括氧化物材料、氮化物材料或氮氧化物材料。在一个实施例中，形成介电像素隔离结构820a、820b、820c、820d的材料可以包括sio2。在其他的代表性实施例中，形成介电像素隔离结构820a、820b、820c、820d的材料可以可选地或结合地包括sic、sin、sioc、sion等、或它们的组合。

根据本文公开的各个代表性实施例，用于介电像素隔离结构制造的方法通常包括沉积介电材料之前的步骤和图案化所沉积的介电材料之后的步骤以形成隔离结构。在各个实施例中，介电像素隔离结构820a、820b、820c、820d可以包括具有在从约1μm至约3μm的范围内的深度的dti结构。在代表性实施例中，介电像素隔离结构820a、820b、820c、820d可以具有约1μm的深度。

外延感光层材料810a、825a、810b、825b、810c、825c可以利用原位外延生长工艺沉积在介电像素隔离结构820a、820b、820c、820d上方。在一个实施例中，例如，外延感光层材料810a、825a、810b、825b、810c、825c可以包括掺杂有硼、磷或碳的外延硅或硅锗。在代表性实施例中，外延感光层材料810a、825a、810b、825b、810c、825c可以包括一个或多个n型外延硅或硅锗层。外延感光层材料810a、825a、810b、825b、810c、825c可以可选地或结合地包括一个或多个p型外延硅或硅锗层。在示例性实施例中，外延感光层材料810a、825a、810b、825b、810c、825c包括n型外延硅的多层。在代表性实施例中，例如，外延生长工艺可以包括seg工艺。随着外延沉积进行，通过外延生长在牺牲衬底880的顶面上种下(seed)接合区810a、810b、810c以填充介于介电像素隔离结构820a、820b、820c、820d之间的区域。之后，外延材料825a、825b、825c的生长前沿(growthfront)延伸至介电像素隔离结构820a、820b、820c、820d上面以形成感光层区域，从而用于原位掺杂或随后的辐射检测区域的注入。

随着外延材料825a、825b、825c的生长突起(projections)生长至介电像素隔离结构820a、820b、820c、820d的表面上面，它们还横向生长以覆盖介电像素隔离结构820a、820b、820c、820d以及生长进彼此内。随着外延材料825a、825b、825c的生长突起生长进彼此内，形成位错区(如，介于外延材料825b与825c之间的位错区830)。位错区830对应于由不具有互相对准的晶格结构的邻近的外延生长突起的晶体生长的交叉平面导致的结晶缺陷。通常，直接位于像素隔离结构上面的结晶缺陷的形成未呈现出达到感光层中的辐射检测区域之间保持基本不含缺陷的程度的问题。相应地，期望与该实施例相关联的工艺考量呈现出与外延感光层沉积相关的更少的挑战。尽管如先前所述，但是可以执行热退火工艺或选择性回蚀刻工艺以去除位错。

在代表性实施例中，可以执行seg工艺以外延沉积感光层材料810a、825a、810b、825b、810c、825c。例如，seg工艺可以包括cvd工艺，诸如lpcvd。在代表性实施例中，可以在介于约300℃至约1050℃之间的温度下并且在介于约1torr至约500torr之间的压力下执行lpcvd。例如，lpcvd工艺可以使用硅基或锗基前体气体，诸如硅烷、二氯甲硅烷、乙硅烷、丙硅烷、其他硅基气体、甲锗烷、或其他锗基前体气体或它们的组合。例如，其他工艺气体可以包括乙硼烷、分子氢、分子氯等、或它们的组合。

蚀刻气体(如，sih2cl2、hcl等)可以用于控制硅区和介电表面之间的选择性生长。在其他的实施例中，可以分别执行或分别控制沉积和蚀刻工艺。例如，可以对于非选择性生长的硅执行外延沉积工艺，之后通过蚀刻步骤从介电表面去除沉积的硅以保持选择性。

seg工艺可以适用于与感光层材料810a、825a、810b、825b、810c、825c的外延沉积一起提供原位掺杂。在代表性实施例中，例如，使用诸如磷化氢(ph3)的含磷气体来引入n型掺杂剂。相应地，形成感光层材料810a、825a、810b、825b、810c、825c的外延层可以包括掺杂有磷的硅(si：p)。在一个实施例中，可以在约50sccm至约500sccm的流速下将硅基前体气体引入室中，并且在约0.01sccm至约100sccm的流速下将磷化氢(如，1原子％)引入室中。segsi：p的沉积时间可以从约60秒至约1200秒。如果在seg处理期间未掺杂外延形成的感光层材料810a、825a、810b、825b、810c、825c，则例如，可以在随后的使用离子注入、piii、气体/固体源扩散或其他工艺或它们的组合的工艺中进行掺杂。可以执行退火工艺(如，快速热退火或激光热退火)以激活感光层材料810a、825a、810b、825b、810c、825c中的掺杂剂。本领域中已知seg工艺，并且应该理解，可以修改或调整各种参数以外延形成感光层材料810a、825a、810b、825b、810c、825c(如，温度、压力、沉积时间等)。

在各个代表性实施例中，可以选择用于外延沉积的材料以用于与合适地配置为用于检测给定波长的电磁辐射的耗尽区的随后的注入相兼容。例如，可以通过感光层中的离子注入以产生光电二极管器件元件来形成辐射检测区域。

图9示出了另一代表性实施例，其中，感光层材料910a、925a、910b、925b、910c、925c可以外延沉积在介电像素隔离结构920a、920b、920c、920d之间和上方。介电像素隔离结构920a、920b、920c、920d包括电介质内衬的腔体。例如，介电像素隔离结构920a、920b、920c、920d的材料可以包括氧化物材料、氮化物材料或氮氧化物材料。在一个实施例中，形成介电像素隔离结构920a、920b、920c、920d的内衬材料可以包括sio2。在其他的代表性实施例中，形成介电像素隔离结构920a、920b、920c、920d的内衬材料可以可选地或结合地包括sic、sin、sioc、sion等、或它们的组合。

根据本文公开的各个代表性实施例，用于介电像素隔离结构制造的方法通常包括沉积介电材料之前的步骤和图案化所沉积的介电材料之后的步骤以形成电介质内衬的腔体隔离结构。在各个实施例中，介电像素隔离结构920a、920b、920c、920d可以包括具有在从约1μm至约3μm的范围内的深度的dti结构。在代表性实施例中，介电像素隔离结构920a、920b、920c、920d可以具有约1μm的深度。

外延感光层材料910a、925a、910b、925b、910c、925c可以利用原位外延生长工艺沉积在介电像素隔离结构920a、920b、920c、920d上方。在一个实施例中，例如，外延感光层材料910a、925a、910b、925b、910c、925c可以包括掺杂有硼、磷或碳的外延硅或硅锗。在代表性实施例中，外延感光层材料910a、925a、910b、925b、910c、925c可以包括一个或多个n型外延硅或硅锗层。外延感光层材料910a、925a、910b、925b、910c、925c可以可选地或结合地包括一个或多个p型外延硅或硅锗层。在示例性实施例中，外延感光层材料910a、925a、910b、925b、910c、925c包括n型外延硅的多层。在代表性实施例中，例如，外延生长工艺可以包括seg工艺。随着外延沉积进行，通过外延生长在牺牲衬底990的顶面上种下接合区910a、910b、910c以填充介于介电像素隔离结构920a、920b、920c、920d之间的区域。之后，外延材料925a、925b、925c的生长前沿延伸至介电像素隔离结构920a、920b、920c、920d上面以形成感光层区域，从而用于原位掺杂或随后的辐射检测区域的注入。

随着外延材料925a、925b、925c的生长突起生长至介电像素隔离结构920a、920b、920c、920d的表面上面，它们还横向生长以覆盖介电像素隔离结构920a、920b、920c、920d以产生位于像素隔离结构920a、920b、920c、920d内的嵌入的空隙。随着外延材料925a、925b、925c的生长突起生长至介电像素隔离结构920a、920b、920c、920d的表面上面，它们还生长进彼此内。随着外延材料925a、925b、925c的生长突起生长进彼此内，形成位错区(如，介于外延材料925b与925c之间的位错区930)。位错区930对应于由不具有互相对准的晶格结构的邻近的外延生长突起的晶体生长的交叉平面导致的结晶缺陷。通常，直接位于像素隔离结构上面的结晶缺陷的形成未呈现出达到感光层中的辐射检测区域之间保持基本不含缺陷的程度的问题。相应地，期望与该实施例相关联的工艺考量呈现出与外延感光层沉积相关的更少的挑战。尽管如先前所述，但是可以执行热退火工艺或选择性回蚀刻工艺以去除位错区。

在代表性实施例中，可以执行seg工艺以外延沉积感光层材料910a、925a、910b、925b、910c、925c。例如，seg工艺可以包括cvd工艺，诸如lpcvd。在代表性实施例中，可以在介于约300℃至约1050℃之间的温度下并且在介于约1torr至约500torr之间的压力下执行lpcvd。例如，lpcvd工艺可以使用硅基或锗基前体气体，诸如硅烷、二氯甲硅烷、乙硅烷、丙硅烷、其他硅基气体、甲锗烷、或其他锗基前体气体或它们的组合。例如，其他工艺气体可以包括乙硼烷、分子氢、分子氯等、或它们的组合。

蚀刻气体(如，sih2cl2、hcl等)可以用于控制硅区和介电表面之间的选择性生长。在其他的实施例中，可以分别执行或分别控制沉积和蚀刻工艺。例如，可以对于非选择性生长的硅执行外延沉积工艺，之后通过蚀刻步骤从介电表面去除沉积的硅以保持选择性。

seg工艺可以适用于与感光层材料910a、925a、910b、925b、910c、925c的外延沉积一起提供原位掺杂。在代表性实施例中，例如，使用诸如磷化氢(ph3)的含磷气体来引入n型掺杂剂。相应地，形成感光层材料910a、925a、910b、925b、910c、925c的外延层可以包括掺杂有磷的硅(si：p)。在一个实施例中，可以在约50sccm至约500sccm的流速下将硅基前体气体引入室中，并且在约0.01sccm至约100sccm的流速下将磷化氢(如，1原子％)引入室中。segsi：p的沉积时间可以从约60秒至约1200秒。如果在seg处理期间未掺杂外延形成的感光层材料910a、925a、910b、925b、910c、925c，则例如，可以在随后的使用离子注入、piii、气体/固体源扩散或其他工艺或它们的组合的工艺中进行掺杂。可以执行退火工艺(如，快速热退火或激光热退火)以激活感光层材料910a、925a、910b、925b、910c、925c中的掺杂剂。本领域中已知seg工艺，并且应该理解，可以修改或调整各种参数以外延形成感光层材料910a、925a、910b、925b、910c、925c(如，温度、压力、沉积时间等)。

在各个代表性实施例中，可以选择用于外延沉积的材料以用于与合适地配置为用于检测给定波长的电磁辐射的耗尽区的随后的注入相兼容。例如，可以通过感光层中的离子注入以产生光电二极管器件元件来形成辐射检测区域。

各个所公开的实施例提供了具有形成在牺牲衬底上的像素隔离结构的图像传感器器件。像素隔离结构包括在牺牲衬底上沉积并且随后图案化的介电材料。图像传感器器件具有外延沉积在像素隔离结构上方的感光层和在感光层中形成为邻近像素隔离结构的辐射检测区域。外延感光层可以包括掺杂有硼、磷或碳中的至少一个的硅。辐射检测区域合适地配置为检测入射至感光层的电磁辐射。通过牺牲衬底的平坦化去除形成图像传感器器件的背侧以物理暴露像素隔离结构并且光学暴露感光层。感光层可以包括外延n型硅的至少一层。外延隔离结构的每一个都可以具有小于约100nm的横向宽度。图像传感器器件还可以包括在去除牺牲衬底之前形成在感光层上方的栅极氧化物层和传输门。图像传感器还可以包括具有互连结构的接合的逻辑器件，互连结构包括一个或多个金属化层以用于在组件器件元件之间和中提供电连接。图像传感器器件还可以包括一个或多个钝化层以用于隔离各个组件器件元件。像素隔离结构的介电材料可以包括sic、sin、sioc、sion或sio2中的至少一个。像素隔离结构可以包括具有约1μm的深度的深沟槽隔离(dti)结构。像素隔离结构还可以包括位于像素隔离结构上和周围的掺杂的层。掺杂的层可以毯式覆盖、覆盖以及围绕像素隔离结构的介电材料。掺杂的层可以包括掺杂硼的多晶硅。外延感光层可以包括掺杂有硼、磷或碳中的至少一个的硅或硅锗。像素隔离结构可以具有近似定位至图像传感器器件的背侧照明表面的基本垂直的上部侧壁轮廓、基本向下切的底部下部侧壁轮廓、和/或设置在上部和下部侧壁部分之间的中间侧壁部分的基本向外弯的侧壁轮廓。

另一代表性实施例提供了用于制造图像传感器像素的方法，包括如下步骤：提供具有第一侧部和第二侧部的牺牲衬底，在牺牲衬底的第一侧部上沉积介电材料并且随后图案化介电材料以在牺牲衬底的第一侧部上形成像素隔离结构，在介电材料上方沉积掺杂剂层，将掺杂剂层的掺杂剂热扩散至介电材料中，在像素隔离结构上方沉积至少一个外延层，在感光层内邻近像素隔离结构注入辐射检测区域，以及平坦化牺牲衬底的第二侧部以去除牺牲衬底，从而物理暴露像素隔离结构并且光学暴露感光层。方法还可以包括执行第一外延生长工艺以在像素隔离结构上方形成第一外延层的步骤，其中，在第一外延生长工艺期间，位错区形成在第一外延层中，以及执行工艺以去除位错区。方法可以附加地包括执行第二外延生长工艺以在第一外延层上方形成第二外延层的步骤。外延生长工艺可以用于产生具有约2.5μm至约3μm的厚度的至少一个外延层。方法还可以包括去除暴露的像素隔离结构的至少一部分并且利用材料(如，微透镜层)来填充先前由暴露的像素隔离结构的去除部分占据的区域的至少一部分的步骤，从而使得入射在图像传感器器件上的光被引导为远离像素隔离结构以朝向辐射检测区域。

另一实施例提供了用于制造图像传感器像素的方法，包括如下步骤：在衬底的第一侧部中形成凹槽，利用介电材料至少部分地填充凹槽以形成像素隔离结构，在衬底和像素隔离结构上方外延沉积感光层，在感光层中邻近像素隔离结构形成辐射检测区域，以及去除衬底的第二侧部的至少一部分以物理暴露像素隔离结构并且光学暴露感光层。凹槽可以基本被完全填充或至少部分地被填充以形成像素隔离结构。在代表性实施例中，其中，凹槽被部分地填充，凹槽的侧壁和/或底部可以内衬有介电材料，并且内衬的侧壁部分之间具有空隙。空隙和内衬的侧壁部分上方的感光层材料的外延沉积产生嵌入的空隙(如，气隙或键孔(keyhole))像素隔离结构。

本发明的实施例提供了一种用于制造图像传感器器件的方法，所述方法包括：在衬底上沉积介电材料；图案化所述介电材料以形成像素隔离结构；在所述像素隔离结构上方形成外延层；以及在所述外延层中邻近所述像素隔离结构形成辐射检测区域。

根据本发明的一个实施例，方法还包括去除所述衬底的至少一部分以暴露所述像素隔离结构和所述外延层的至少一部分。

根据本发明的一个实施例，其中，去除所述衬底包括：光学暴露所述外延层的区域；以及物理暴露所述像素隔离结构的介电材料的至少一部分。

根据本发明的一个实施例，其中，形成所述辐射检测区域包括注入光电二极管或所述外延层的原位掺杂中的至少一个。

根据本发明的一个实施例，方法还包括：在所述像素隔离结构上方沉积掺杂剂层；以及将来自所述掺杂剂层的掺杂剂分布至所述像素隔离结构的介电材料中以形成掺杂的介电材料的区域。

根据本发明的一个实施例，其中，所述掺杂剂包括硼，所述掺杂剂层包括掺杂硼的多晶硅，并且通过热扩散工艺分布所述掺杂剂。

根据本发明的一个实施例，其中，形成所述外延层包括：在所述像素隔离结构上方生长第一外延层，其中，位错区形成在所述第一外延层中；以及执行选择性回蚀刻工艺或热退火工艺中的至少一个以去除所述位错区。

根据本发明的一个实施例，方法还包括：在去除所述位错区之后，在所述第一外延层上方至少生长第二外延层。

根据本发明的一个实施例，方法还包括：在所述外延层上方形成栅极氧化物层和传输门；在所述栅极氧化物层和所述传输门上方提供第一互连结构；在所述第一互连结构上方形成第一钝化层；以及将逻辑器件附接至所述第一钝化层。

根据本发明的一个实施例，其中：所述逻辑器件包括专用集成电路(asic)，所述专用集成电路具有第二互连结构和位于所述第二互连结构上方的第二钝化层；以及通过将所述第二钝化层接合至所述第一钝化层来将所述逻辑器件附接至所述第一钝化层。

根据本发明的一个实施例，其中，通过以下中的至少一个来执行所述衬底的至少一部分的去除：化学机械平坦化(cmp)、研磨、蚀刻、抛光、或金刚石擦洗。

本发明的实施例还提供了一种图像传感器器件，包括：像素隔离结构，具有第一内部设置的区域和外部设置的区域，所述第一内部设置的区域包括介电材料，所述外部设置的区域包括掺杂的介电材料；以及感光层，邻近所述像素隔离结构，所述感光层具有包括辐射检测区域的第二内部设置的区域；其中：所述像素隔离结构具有包括所述像素隔离结构的暴露表面的第一表面；所述感光层具有包括所述感光层的暴露表面的第二表面；和所述第一表面和所述第二表面包括所述图像传感器器件的背侧表面的至少一部分。

根据本发明的一个实施例，其中，所述第一表面为所述第一内部设置的区域的物理暴露的表面。

根据本发明的一个实施例，其中：所述感光层包括外延层；以及所述辐射检测区域包括光电二极管。

根据本发明的一个实施例，其中，所述外延层包括外延n型硅。

根据本发明的一个实施例，其中，所述掺杂的介电材料包括硼。

根据本发明的一个实施例，其中，所述像素隔离结构包括：上部侧壁部分，具有垂直的轮廓，所述上部侧壁部分靠近所述图像传感器器件的背侧表面；下部侧壁部分，具有形成在(111)刻面上的向下切的底部轮廓；以及中间侧壁部分，介于所述上部侧壁部分与所述下部侧壁部分之间，所述中间侧壁部分具有向外弯的轮廓。

根据本发明的一个实施例，图像传感器器件还包括：栅极氧化物层和传输门，位于所述感光层上方；第一互连结构，位于所述栅极氧化物层和所述传输门上方；第一钝化层，位于所述第一互连结构上方；以及逻辑器件，位于所述第一钝化层上方。

根据本发明的一个实施例，其中：所述逻辑器件包括专用集成电路(asic)，所述专用集成电路具有第二互连结构和位于所述第二互连结构上方的第二钝化层；所述第一互连结构包括一个或多个第一金属化层；所述第二互连结构包括一个或多个第二金属化层；以及所述第二钝化层接合至所述第一钝化层。

本发明的实施例还提供了一种用于制造背照式(bsi)图像传感器器件的方法，所述方法包括：图案化介电材料以在衬底的第一侧部上形成多个像素隔离结构；在所述衬底的第一侧部和所述多个像素隔离结构上方外延沉积感光层；在所述感光层中邻近并且在所述多个像素隔离结构之间形成多个辐射检测区域；以及去除所述衬底的第二侧部的至少一部分以物理暴露所述多个像素隔离结构并且光学暴露所述感光层。

根据各个代表性实施例可以实现益处。然而，应该理解，不同的实施例可以提供不同优势，并且没有特定优势需要所有实施例来证明。

例如，在bsi图像传感器器件中，一个益处为减少串扰(xt)或其他电/光学像差。代表性地公开的实施例提供了电隔离并且光学隔离邻近的像素的背侧深沟槽隔离(bsdti)部件。bsdti的相对长的深度可以基本减少邻近的像素之间xt。其他代表性实施例提供了位于像素隔离结构上方的硼钝化层。硼钝化层用于进一步减少xt、或其他电/光学像差。

例如，与采用背侧蚀刻、高k钝化、以及利用蚀刻、溅射和cvd的沟槽间隙填充的传统的方法相比，代表性地公开的实施例的另一益处提供了不那么复杂的处理技术以用于产生沟槽状的隔离结构。代表性地公开的实施例的另一益处消除或缓解了与用于形成开槽的沟槽的传统的蚀刻工艺相关联的部件损害，从而基本减少暗电流。

代表性地公开的实施例的另一益处在于，可以基本扩展用于取决于温度的工艺的热分配预算。传统的方法通常具有约400℃的热预算。因此，传统的热预算不允许400℃以上的退火损害恢复。在各个代表性实施例中，热分配预算可以扩展至900℃或以上。

代表性地公开的实施例的又一益处涉及像素隔离结构的侧壁轮廓。根据各个代表性实施例，与传统的技术相比，可以获得展示出不同的形状、更高的高宽比和更尖的组件部件限定的独特的侧壁轮廓。代表性地公开的实施例提供了介于邻近的辐射检测区域之间的具有小于约100nm的横向分离宽度。这允许基本降低传感器器件尺寸和/或更大的传感器像素密度。

代表性地公开的实施例的又一益处涉及易于利用外延生长的硅或硅锗的原位掺杂来在感光层中形成辐射检测区域。

关于特定的实施例描述了益处、其他优势和问题的解决方案；然而，益处、优势、问题的解决方案和可以导致任何益处、优势或解决方案的任何组件都不应该被解释为严格的、必须的或必要的部件或组件。

如本文所使用的，术语“包括”、“包含”、“容纳”、“囊括”、“具有”、“拥有”或其任何上下文变形都旨在非排他地包括。例如，包括所列元件的工艺、产品、条款或装置没有必要仅限于这些部件，而且可以包括未明确列出的或这些工艺、产品、条款或装置固有的其他元件。此外，除非明确相反地描述，否则“或”是指包括的或而不是排他的或。即，本文所使用的术语“或”通常旨在意味着“和/或”，或者以其他方式指示。例如，以下中的任何一个都满足条件a或b：a为真(或存在)和b为假(或不存在)，a为假(或不存在)和b为真(或存在)，以及a和b都为真(或存在)。如本文所使用的，术语“一”或“一个”(和以“一”或“一个”为基础的“所述”)同时包括单个或多个这种条目，除非上下文以其他方式明确地指出。此外，如本说明书中所使用的，“在...中”的含义包括“在...中”和“在...上”，除非上下文以其他方式明确地指出。

如本文所使用的，术语“原位”通常表示可以基本或至少部分地“适当地”和/或“同时”执行的工艺。如本文所使用的，不具有其他指示的术语“暴露的表面”通常是指物理暴露的表面或光学暴露的表面。

本文提供的实例或说明无论如何都不应该被认为是任何术语或相关的术语的局限、限制或表达限定。而且，这些实例或说明应该被认为是关于一个特定的实施例的描述并且仅是说明性的。本领域的技术人员将理解，任何术语或这些实例或说明相关的术语将包含其随之或说明书的其他地方可以给出或可以不给出的其他实施例，并且所有这些实施例都旨在包括在术语的范围内。语言指定的这种非限制性实例和说明包括，但不限于：“例如”、“比如”、“如”、“在代表性实施例中”、或“在一个实施例中”。整篇说明书中提及“一个实施例”、“实施例”、“代表性实施例”、“特定的实施例”、或“具体实施例”或上下文类似的术语，意味着结合该实施例所描述的特别的部件、结构、性质或特点包括在本发明的至少一个实施例中并且可以不必要的存在于所有实施例中。因此，整篇说明书的多个地方出现的短语“在一个实施例中”、“在实施例中”或“在特定的实施例中”或类似的术语无须全部涉及相同的实施例。而且，任何具体实施例的特别的部件、结构、性质、或特点可以以任何合适的方式与一个或多个实施例结合。

尽管以特定的顺序示出步骤、操作或过程，但是可以在不同的实施例中改变该顺序。在一些实施例中，对于本说明书或权利要求中顺序示出的多个步骤，可以同时或以不同的顺序执行可选的实施例中的这些步骤的一些组合。可以中断、消除或根据另一工艺以其他方式控制本文描述的操作的顺序。

虽然详细描述了实施例及它们的优势，但应该理解，在不背离所附权利要求包括的实施例的精神和范围的情况下，对本发明可作出各种变化、替代和修改。此外，本申请的范围并不仅限于本说明书中描述的任何工艺、产品、机器、制造、装配件、装置、材料组分、方式、方法和步骤的特定实施例。作为本领域的技术人员将容易地从本发明中理解，根据本发明，可以利用现有的或今后将被开发的、执行与本文所述的对应实施例基本相同的功能或实现基本相同的结果的各个工艺、产品、机器、制造、装配件、装置、材料组分、方式、方法或步骤。所附权利要求旨在将这些工艺、产品、机器、制造、装配件、装置、材料组分、方式、方法或步骤包括在它们的范围内。