一种低压VDMOS器件的制作方法

本实用新型涉及半导体芯片领域，尤其涉及一种低压VDMOS器件。

背景技术：

VDMOS是垂直双扩散氧化物半导体场效应管，具有输入阻抗高、驱动功率低，优越的频率特性，开关速度快以及良好的热稳定性的特点，是第三代电力电子功率器件的代表。

目前VDMOS的结构和工艺都比较复杂，存在着芯片面积比较大，单位芯片成本较高等缺点，从而限制了它的市场前景。

技术实现要素：

本实用新型在于提出一种低压VDMOS器件，通过降低外延层的电阻率、外延层厚度、减小元胞尺寸等方法，从而达到减少工艺步骤和生产成本，同时满足设计要求。

为达到此目的，本实用新型采用以下技术方案：

一种低压VDMOS器件，包括N型衬底、外延层、P体区、N⁺源区、源极金属、栅氧化层和多晶硅层；

所述N型衬底位于所述器件最底部，所述N型衬底设置有连接漏极的接口；

所述外延层为“凹”型，且其设于所述N型衬底的上部，所述外延层的厚度为3.5μm，所述外延层的电阻率为0.1437Ω·cm；

所述P体区设置于所述外延层的凹部的上表面；

所述N⁺源区设于所述P体区的上部；

所述源极金属位于所述N⁺源区的上部，所述源极金属设有连接源极的接口；

所述多晶硅层设置于所述外延层凸部的上表面，所述多晶硅层设有连接栅极的接口；

所述栅氧化层设于所述多晶硅层的下端。

所述栅氧化层的材料为二氧化硅。

所述P体区含有硼离子。

所述N⁺源区含有砷离子。

所述低压VDMOS器件为一个元胞结构。

所述元胞的长度为3μm，宽度为1μm，厚度为6.5μm，面积为3μm²。

本实用新型通过降低外延层的电阻率、外延层厚度、减小元胞尺寸等方法，从而达到减少工艺步骤和生产成本，同时满足设计要求。

附图说明

图1为本实用新型实施例中的VOMOS器件的结构示意图；

图2为本实用新型实施例中的仿真工艺得到的转移曲线示意图；

图3为本实用新型是合理中的仿真工艺得到的击穿曲线示意图；

其中：1为N型衬底；2为外延层；3为P体区；4为N⁺源区；5为多晶硅层；6为栅氧化层；7为源极金属。

具体实施方式

下面结合附图并通过具体实施例方式来进一步说明本实用新型的技术方案。

如图1，一种低压VDMOS器件，其特征在于：包括N型衬底1、外延层2、P体区3、N⁺源区4、源极金属7、栅氧化层6和多晶硅层5；所述N型衬底1位于所述器件最底部，所述N型衬底1设置有连接漏极的接口；所述外延层2为“凹”型，且其设于所述N型衬底1的上部，所述外延层2的厚度为3.5μm，所述外延层2的电阻率为0.1437Ω·cm；所述P体区3设置于所述外延层2的凹部的上表面；所述N⁺源区4设于所述P体区3的上部；所述源极金属7位于所述N⁺源区4的上部，所述源极金属7设有连接源极的接口；所述多晶硅层5设置于所述外延层2凸部的上表面，所述多晶硅层5设有连接栅极的接口；所述栅氧化层6设于所述多晶硅层5的下端。

如图1所示，VDOMS是从传统的MOS管演变而来，它的基本结构如图1所示，本例中设计的VDMOS以用于手机适配器方面的器件，为了解决如何在保证产品的击穿电压下尽量减小芯片的面积问题，本例提出的方案为在满足源漏电压要求的前提下，尽量降低外延层电阻率和外延层厚度，减小外延层的电阻。

击穿电压来是由外延层的电阻率来确定。外延层掺杂浓度N_B越大，外延层的电阻率ρ越小，器件的击穿电压越小。由于N区的浓度小于P区的浓度PN^-结的耗尽层主要向N^-侧扩展，可以将PN^-结近似为单边突变结，所以对于Si器件,理想情况下外延层掺杂浓度为：由于设计要求规定击穿电压BV_DS＝20V，代入上述公式，可以得到外延层掺杂浓度N_B＝4.3*10¹⁶cm^-3。在实际的结构中，由于不可避免的边缘效应，PN结并不可能是理想的平板结，所以在设计中必须留出充分的裕量，因此设置外延层掺杂浓度N_B＝3*10¹⁶cm^-3。

电阻率与掺杂浓度的关系：其中外延层掺杂浓度N_B＝3*10¹⁶cm^-3，电子迁移率μ＝1450cm²/(V·s)，电子电量q＝1.6*10^-19C，因此可以得到电阻率ρ＝0.1437Ω·cm。

外延层厚度的最小值由击穿电压决定。通常为了满足击穿电压的要求，外延层We厚度必须大于击穿电压时的耗尽层宽度X_pn，(X_pn即是外延层临界击穿时的耗尽层宽度)。对于高压器件，在击穿电压附近，PN结可用突变结耗尽层近似，因而主要考虑这个限制因素：实际上外延厚度不可能制作的十分精确，另外外延层厚度的最大值会受到串联电阻r_cs的限制，增大外延层的厚度会使串联电阻r_cs增加，增大导通电阻。本方案设定的外延层厚度为3.5μm。

更进一步的说明，所述栅氧化层6的材料为二氧化硅。在氧化炉通过干氧热氧化方法生长50nm厚的氧化层薄膜作为栅氧化层6。先将清洗后的硅片装入石英舟，打开总闸、水开关和抽风机。打开氧化炉，设定温度，设定升温步骤，氧化炉开始升温，达到825℃，打开氮气流量计，调整氮气流量为5L/min，开始通氮气N₂，将石英舟推入恒温区，并继续升温；10min后温度达到980℃时，关氮气流量计，打开干氧流量计，调整氧气流量5L/min，通干氧O₂并开始计时，氧化时间为5min；打开氯化氢HCl流量计，调整氯化氢流量为0.05L/min，进入掺氯氧化，氧化时间为40min；掺氯氧化完成后，关闭氯化氢流量计，并开始计时，干氧时间5min；干氧完成后，关闭干氧流量计，打开氮气流量计，并开始降温；继续通过氮气直到管冷却到700℃，关氧化炉，水开关，抽风机，总闸，气体流量计，热氧化工艺结束；将石英舟拉出，并在净化台内将硅片取出，同时检测氧化层的厚度为42.951nm。

栅氧化条件选择要求严格,例如栅氧的厚度,致密性以及均匀性等。如果存在缺陷就会使栅源击穿电压降低,从而造成栅源穿通。在腐蚀的时间和腐蚀速度上也要严密关注,否则很容易因为腐蚀造成栅源短路。此外,还要注意清冼液的选择,去掉表面的可动电荷。

干氧氧化的氧化速度相对较慢，但其氧化层的质量高，一般MOSFET的栅氧化层就是用干氧氧化形成的。选用掺氯氧化,这些氯离子主要集中分布在靠近二氧化硅和硅的界面附近,能占据氧空位,从而降低了二氧化硅和硅界面中的固定氧化物电荷密度和界面陷阱电荷密度。此外,界面处的氯离子还对钠离子有俘获作用。界面处的氯在界面附近的硅中形成大量的硅空位,还可以吸收因为热氧化引起的硅中层错内过多的硅原子,使层错减少以至消失。

光刻主要实现方式是在硅片是涂上一层带光敏感特性的光刻胶，然后在放上带有特定图形的光刻版，光源通过光刻版对光刻胶进行一定程度的选择性曝光处理，去除光刻版再用显影液对已经曝光的光刻胶做显影处理，这样光刻版上的图形信息就转移到光刻胶上，相当于转移到光刻胶下面的原材料当中。光刻当中的主要工艺步骤有：硅片的预处理、涂胶、前烘、对准曝光、后烘、显影、坚膜、图形检测。

更进一步的说明，所述P体区3含有硼离子。注入所述硼离子的能量为120KeV，注入的剂量为1.8*10¹⁴cm^-2。所述硼离子束注入的纵向角度为7°，注入的所述硼离子束与所述器件剖面的角度为30°，所述硼离子注入后去掉所述光刻胶。注入的能量控制着离子注入硅晶体的深度，掺杂剂量控制着注入硅晶体内杂质的浓度。通过控制上面两个参数，我们可以准确的保证注入硅晶体内杂质离子的浓度和结深，可以独立的控制结深和浓度。这也是离子注入优于高温扩散的一个重要特点。对于有序的晶格排列,离子注入会产生隧道效应,工艺上采用7°偏角注入,这样可以得到正态分布,避免隧道效应。

更进一步的说明，所述N⁺源区4含有砷离子。注入所述砷离子的能量为80KeV，注入的剂量为1.0*10¹⁵cm^-2。所述砷离子束注入的纵向角度为7°，注入的所述砷离子束与所述器件剖面的角度为30°。此处所述砷离子注入的能量比较小，所以在所述P体区3形成浅的N⁺源区4。同时也在多晶硅中掺入所述砷离子，此处用于提高栅极多晶硅的导电性。

更进一步的说明，所述低压VDMOS器件为一个元胞结构。影响VDMOS器件的电流容量的因素很多，主要包括并联元胞个数、元胞尺寸、衬底厚度、衬底掺杂浓度、外延层厚度、外延层掺杂浓度以及结深和结的掺杂浓度，本例中对元胞尺寸进行讨论，通过改变元胞的尺寸提高VDMOS器件的电流容量。

更进一步的说明，所述元胞的长度为3μm，宽度为1μm，厚度为6.5μm，面积为3μm²。本例中采用SILVACO的中ATLAS器件仿真系统，具体步骤为：首先仿真漏源的击穿电压，确定外延层浓度和厚度；然后仿真阈值电压，确定栅氧化层厚度，P区杂质浓度和结深；最后仿真导通电阻，确定元胞的基本结构以及完成动态参数的仿真，提取参数结果。

在优化击穿电压过程中，首先在已经确定的P区浓度下，保证器件有足够的沟道长度，防止耐压过程中发生沟道穿通击穿；然后通过调整外延的厚度和浓度来达到要求的击穿电压。在导通电阻的优化过程中，通过优化漂移区的厚度和浓度降低电阻。

最后通过工艺模拟软件ATHENA，主要使用控制变量法，来调整参数得到最优化的参数，如退火时间、温度、氧化时间等，将结果输出到ATLAS器件仿真软件，不断仿真优化，达到设计的参数要求。

根据工艺模拟得到VDMOS元胞的模型，长度为3μm，宽度为1μm，厚度为6.5μm，面积为3μm²。

本例使用了8*10⁵个元胞器件进行并联仿真。如图2所示，根据曲线可以获知，阈值电压V_TH＝1.0V，设置栅源电压为V_GS＝4.5V，在漏极进行0-8V的电压扫描，提取漏极电流的变化曲线，可以发现在漏极电流为I_D＝6A时，漏电压V_DS＝0.12V，故导通电阻为R＝20mΩ，符合设计要求。

它的击穿曲线如图3所示，从击穿曲线可以得知，该器件的击穿电压为27V，满足设计的要求。

以上结合具体实施例描述了本实用新型的技术原理。这些描述只是为了解释本实用新型的原理，而不能以任何方式解释为对本实用新型保护范围的限制。基于此处的解释，本领域的技术人员不需要付出创造性的劳动即可联想到本实用新型的其它具体实施方式，这些方式都将落入本实用新型的保护范围之内。