微型功率晶体管的制作方法

本实用新型涉及半导体功率器件，特别涉及一种微型功率晶体管。

背景技术：

晶体管由半导体材料组成，晶体管基于输入的电流或电压，改变输出端的阻抗，从而控制通过输出端的电流，并且晶体管输出信号的功率可以大于输入信号的功率，因此晶体管可以作为电流开关或作为电子放大器。在不同的应用场景下，对功率管的性能有不同的要求。

技术实现要素：

本实用新型的目的在于提供一种微型功率晶体管，本实用新型的微型功率晶体管V_CBO高，集电极电流I_C较大，尺寸小。

为实现上述技术目的，本实用新型采用如下技术方案：

一种微型功率晶体管，硅晶片尺寸为2.45mm×2.45mm，低掺杂N型硅的集电区上设有高掺杂P型硅的基区，基区上设有高掺杂N型硅的发射区，所述发射区为若干等距离间隔排列的方形柱状发射区，每个所述方形柱状发射区上设发射区引线有孔，发射区引线由发射极金属化电极条连接至发射极电极；每个所述方形柱状发射区四角基区上设有基区引线孔，基极引线由基极金属化电极条连接至基极电极；基极金属化电极条和发射极金属化电极条之间通过绝缘槽分隔开；所述低掺杂N型硅的集电区上，高掺杂的P型基区外围处设有保护环结构，所述低掺杂N型硅的集电区、保护环、高掺杂N型硅的发射区、高掺杂P型硅的基区上设有碳纳米层；所述碳纳米层、高掺杂N型硅的发射区、高掺杂P型硅的基区上沉积阳极金属；低掺杂N型硅的集电区背面沉积阴极金属。

作为本实用新型的进一步优选，所述低掺杂N型硅的集电区上，高掺杂的P 型基区外围处设有三个保护环结构，最外围为高掺杂N型硅保护环，高掺杂N 型硅保护环和高掺杂的P型基区之间设有两个高掺杂P型硅保护环，三个保护环结构从外到内依次为高掺杂N型硅的第一保护环、高掺杂P型硅的第二保护环和高掺杂P型硅的第三保护环。

优选的，所述保护环结构宽度为254μm，高掺杂P型硅的保护环宽度为 12μm，深度150μm，高掺杂N型硅保护环宽度为35μm；第一保护环、第二保护环、第三保护环和高掺杂的P型硅基区的横向距离依次为90μm、55μm、50μm。

作为本实用新型的进一步优选，所述发射区为若干等距离间隔排列的方形柱状发射区，方形柱状发射区所属晶格单元尺寸为158μm×110μm，硅晶片内晶格单元总数为166个。

作为本实用新型的进一步优选，所述发射区引线孔为尺寸为54μm×64μm 的方形孔，发射区金属化电极条宽度为64μm；所述基区引线孔为尺寸为30μm ×60μm的方形孔，基区金属化电极条宽度为74μm。

作为本实用新型的进一步优选，所述绝缘槽的宽度为15μm。

作为本实用新型的进一步优选，所述低掺杂N型硅的集电区电阻率为 100Ω·cm。

作为本实用新型的进一步优选，所述碳纳米层、高掺杂N型硅的发射区、高掺杂P型硅的基区上沉积金属Al作为阳极，低掺杂N型硅的集电区背面沉积金属Ag作为阴极；阳极金属和阴极金属外设有保护膜。

本实用新型的微型功率晶体管V_CBO高，集电极电流I_C较大，尺寸小。

附图说明

图1为本实用新型实施例1的芯片平面结构示意图；

图2为本实用新型实施例1的芯片晶格单元平面结构示意图；

图3为本实用新型晶体管外围保护环结构示意图；

其中，图中涉及的数值单位为μm。

具体实施方式

如图1、图2、图3所示的微型功率晶体管，硅晶片尺寸为2.45mm×2.45mm ×270μm，晶格单元数目为166个。在电阻率为100Ω·cm的低掺杂N型硅的集电区1上设有高掺杂P型硅的基区2，基区2上设有高掺杂N型硅的发射区3，所述发射区3由若干等距离间隔排列的方形柱状发射区31组成，方形柱状发射区所属晶格单元尺寸为158μm×110μm，每个所述方形柱状发射区31上设有发射区引线孔32，所述发射区引线孔32为尺寸为54μm×64μm的方形孔，发射区引线由宽74μm的发射极金属化电极条4a连接至发射极电极5a；每个所述方形柱状发射区31四角基区2上设有基区引线孔21，所述基区引线孔为尺寸为30μm ×60μm的方形孔，基极引线由宽64μm基极金属化电极条4b连接至基极电极5b；基极金属化电极条5b和发射极金属化电极条5a之间通过宽度为15μm的绝缘槽6分隔开；所述低掺杂N型硅的集电区1上，高掺杂的P型基区2外围处设有保护环7结构，所述低掺杂N型硅的集电区1、保护环7、高掺杂N型硅的发射区3、高掺杂P型硅的基区2上设有碳纳米层8；所述石碳纳米8、高掺杂 N型硅的发射区3、高掺杂P型硅的基区2上沉积Al阳极金属5；低掺杂N型硅的集电区背面沉积Ag阴极金属9；阳极金属Al和阴极金属Ag外设有保护膜 10。

本实施例中，所述低掺杂N型硅的集电区1上，高掺杂的P型基区2外围处设有三个保护环7结构，最外围为高掺杂N型硅保护环71，高掺杂N型硅保护环71和高掺杂的P型基区2之间设有两个高掺杂P型硅保护环72、73，三个保护环结构从外到内依次为高掺杂N型硅的第一保护环71、高掺杂P型硅的第二保护环72和高掺杂P型硅的第三保护环73；所述保护环7结构宽度为254μm，高掺杂P型硅的保护环72、73宽度为12μm，深度150μm，高掺杂N型硅保护环71宽度为35μm；第一保护环71、第二保护环72、第三保护环73和高掺杂的 P型硅基区2的横向距离依次为90μm、55μm、50μm。

本实施例的微型功率晶体管，V_CBO＝1150V，V_CEO＝450V，I_C＝4A，操作和贮存温度范围-55～+150℃。