芯片封装电极结构以及使用该电极的芯片封装结构的制作方法

本发明涉及电极，特别是涉及一种芯片封装电极结构以及使用该电极的芯片封装结构。

背景技术：

在功率芯片在应用时一方面需要良好的散热，另一方面在温度上升及下降循环时由于散热电极的热膨胀系数与芯片不匹配时将会使得芯片产生开裂而失效。

传统的芯片封装在芯片的两边焊接有两个铜电极，整体再采用陶瓷或塑封而成。由于铜的散热及导电均较好，但其热膨胀系数较高，在温度循环(-40℃-85℃)或温度冲击等热疲劳测试时很容易使芯片损伤。采用铜作为电极其散热与温度循环或温度冲击的性能不能够兼容。因此，需要开发一种芯片封装电极结构，防止在温度循环或温度冲击等热疲劳过程中芯片损伤而失效。

技术实现要素：

本发明的目的是提供一种用于芯片封装的电极，以解决芯片在温度循环或温度冲击等热疲劳测试过程中被电极拉扯导致损伤的问题。

为实现以上目的，本发明提供一种芯片封装电极结构，包括：

第一导电层，该第一导电层具有第一热膨胀系数；以及

膨胀抑制层，至少部分地覆盖该第一导电层并用于抑制该第一导电层的膨胀，该膨胀抑制层具有第二膨胀系数并且该第二膨胀系数小于该第一热膨胀系数。

进一步，该第一膨胀系数的范围为12×10^-6-60×10^-6/℃。

进一步，该第二膨胀系数的范围为0-12×10^-6/℃。

进一步，该膨胀抑制层覆盖该导电层的整个上表面和/或下表面。

进一步，该膨胀抑制层覆盖该导电层的上表面的一部分和/或下表面的一部分。

进一步，该膨胀抑制层覆盖该导电层的上表面的周边和/或下表面的周边。

进一步，该膨胀抑制层覆盖该导电层的上表面的中心和四个角落，和/或覆盖下表面的中心和四个角落。

进一步，该第一导电层的材料为铜或含有铜的合金。

进一步，该膨胀抑制层的材料为金属化陶瓷、铁镍合金、钨或钼。

本发明还提供一种芯片封装结构，包括：

芯片；以及

一个或多个与该芯片连接的如上面所述的电极，其中芯片与该第一导电层连接。

本发明的芯片封装电极结构，具有第一导电层和膨胀抑制层，通过将膨胀系数低的膨胀抑制层覆盖膨胀系数低的第一导电层，可以抑制第一导电层在温度循环过程的膨胀速度，可以使整体的芯片封装电极结构具有与芯片匹配的膨胀系数，从而在温度循环或温度冲击等热疲劳试验过程中不会将芯片拉扯而导致芯片损伤。

附图说明

图1是本发明的实施例的芯片封装电极结构的剖面图。

图2是本发明的另一实施例的芯片封装电极结构的剖面图。

图3是本发明的某些实施例的芯片封装电极结构的俯视图。

图4是本发明的另一实施例的芯片封装电极结构的俯视图。

图5是本发明的某些实施例的芯片封装结构的剖面图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

需要说明的是，在附图或说明书描述中，相似或相同的特征都使用相同的标号。

本文中提及的方位词“顶面”、“底面”、“上表面”、“下表面”等，仅参考附图的方向进行描述，是为了技术人员更好地了解本发明中的各个特征的位置关系，仅仅作为说明目的，而不能理解为对本发明的限制。

参见图1，在某些实施例中，本发明的芯片封装电极结构，包括：第一导电层102和膨胀抑制层104。该第一导电层102具有第一热膨胀系数。该膨胀抑制层104，至少部分地覆盖该第一导电层102，该膨胀抑制层具有第二膨胀系数并且该第二膨胀系数小于该第一热膨胀系数，用于抑制该第一导电层的膨胀。优选地，该膨胀抑制层覆盖在第一导电层的上表面。

本发明的芯片封装电极结构，具有第一导电层和膨胀抑制层，通过将膨胀系数低的膨胀抑制层覆盖膨胀系数低的第一导电层，可以抑制第一导电层在温度循环过程的膨胀速度，可以使整体的芯片封装电极结构具有与芯片匹配的膨胀系数，从而在温度循环过程中不会将芯片拉扯而导致芯片损伤。

在某些实施例中，第一导电层的第一膨胀系数的范围为12×10^-6-60×10^-6/℃。在某些实施例中，膨胀抑制层的第二膨胀系数的范围为0-12×10^-6/℃。

在某些实施例中，该第一导电层和膨胀抑制层通过压合结合在一起。在某些实施例中，该第一导电层和膨胀抑制层通过焊接层结合在一起。

在某些实施例中，如图1所示，该膨胀抑制层104覆盖该导电层的整个上表面。但是，该膨胀抑制层不限于覆盖该导电层的上表面，该膨胀抑制层还可以覆盖该导电层的整个下表面，或者该膨胀抑制层还可以同时覆盖该导电层的整个上表面和下表面。

在某些实施例中，如图2所示，该膨胀抑制层104可以仅覆盖该导电层102的上表面的一部分，在本实施例中，该膨胀抑制层和导电层通过焊接层106焊接结合在一起。同样，该膨胀抑制层不限于覆盖该导电层的上表面一部分，该膨胀抑制层还可以覆盖该导电层的下表面的一部分，或者该膨胀抑制层还可以同时覆盖该导电层的上表面一部分和下表面的一部分。在某些实施例中，该膨胀抑制层和导电层可通过压合连接在一起。

在某些实施例中，该膨胀抑制层可以覆盖该导电层的上表面一部分并且覆盖该导电层的下表面的整体，或者该膨胀抑制层可以覆盖该导电层的上表面的整体并且覆盖该导电层的下表面的一部分。

为了更有效地抑制导电层的膨胀，在某些实施例中，如图3所示，图3是本发明的芯片封装电极结构的俯视图，该膨胀抑制层104覆盖该导电层102的上表面的周边。同样，该膨胀抑制层不限于覆盖该导电层的上表面的周边，该膨胀抑制层还可以覆盖该导电层的下表面的周边，或者该膨胀抑制层还可以同时覆盖该导电层的上表面的周边和下表面的周边。

为了更有效地抑制导电层的膨胀，在某些实施例中，如图4所示，图4是本发明的芯片封装电极结构的俯视图，该膨胀抑制层104覆盖于该导电层102的上表面的中心和四个角落。同样该膨胀抑制层104还可以覆盖于该导电层102的下表面的中心和四个角落，或同时覆盖于该导电层102的上表面的中心和四个角落和下表面的中心和四个角落。

在某些实施例中，在电极的俯视图中，导电层的形状为矩形。但是在俯视图中，导电层层的形状不局限于矩形，导电层可以具有任意形状，例如导电层的形状可以是正方形。在某些实施例中，在俯视图中，导电层的形状为圆形，该膨胀抑制层可以覆盖该导电层的上表面的中心和周边，和/或覆盖下表面的中心和周边。

在某些实施例中，优选地，该第一导电层的材料为铜或含有铜的合金。在某些实施例中，优选地，该膨胀抑制层的材料为金属化陶瓷、铁镍合金、钨或钼。

上面描述了本发明电极的各个实施例，这些实施例可以单独实施，或者不同实施例之间可以结合，如一个实施例中的提及材料可以用的另一个实施例中，同样一个实施例中的结构也可以与别的实施例的结构结合，本文的实施例仅仅用于举例，不应视为对本发明的限制。

本发明还提供一种芯片封装结构，包括：芯片；以及一个或多个与该芯片连接的如上面所述的电极，其中芯片与该第一导电层连接。在本发明的实施例中的芯片封装结构，芯片和电极的下表面通过焊料层连接。参见图5，在某些实施例中，芯片封装结构包括两个本发明实施例的电极和设置在两个电极之间的芯片202，其中每个电极包括导电层102和覆盖于导电层102的膨胀抑制层104，膨胀抑制层104部分地覆盖导电层102，膨胀抑制层104和导电层102通过压合连接，导电层102和通过焊料层204与芯片202连接。在其他的实施例中，该导电层还可以通过导电连接物与该芯片连接。

以上仅仅列出了采用上面提及的其中一种电极的芯片封装结构，但是封装结构可以使用上面提及的任意一种电极结构，在此不再赘述。

在某些实施例中，该芯片封装结构为TSS(Thyristor Surge Suppressor，晶闸管电涌抑制器)芯片封装结构，该TSS芯片封装结构包括TSS芯片，两个电极，其中一个电极的下表面与TSS芯片的顶面连接，另外一个电极的下表面与TSS芯片的底面连接。两个电极分别通过焊料层与TSS芯片连接。同样，应当理解,本发明的芯片封装结构不限于TSS芯片封装结构，以上仅仅是举例说明，本发明的芯片封装结构还可以是任意的半导体芯片的封装结构。该芯片封装结构中的芯片可以是由硅、锗、砷化镓等基础芯片材料制成的半导体芯片。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。