一种纵向型氮化镓基半导体器件及制造方法与流程

本发明涉及一种氮化镓半导体器件，尤其涉及一种纵向型的氮化镓基的垂直器件。

背景技术：

第三代半导体材料，包括：硫化镉（cds）、氧化锌（zno）、碳化硅（sic）、氮化镓(gan)、金刚石等。这些半导体材料的禁带宽度都大于2.2ev，在电子器件方面，对sic和gan研究得相对比较成熟，是目前世界半导体材料和器件研究领域中的热点。

gan禁带宽度是3.4ev，宽禁带使gan材料能够承受更高的工作温度，也使gan材料有更大的击穿电场，更大的击穿电场意味着器件能够承受更高的工作电压，可以提高器件的功率特性，gan还有高的电子饱和漂移速度和高的热导率，总的来说，gan是可以用来制造高频、高压大功率半导体器件的优良材料。

gan基异质结材料是gan材料中的重要代表，其延续了gan材料高击穿电场、高电子饱和漂移速度等优点。铝镓氮/氮化镓（algan／gan）是gan基异质结材料中的主要结构代表，algan／gan异质结中，a1gan为宽禁带材料，gan为窄带材料，两者形成i型异质结，二维电子气（2deg）位于异质结界面的gan一侧。

a1gan／gan已经被大量地应用在光电和电子器件方面，这也是推动gan材料向高水平和低成本发展的动力之一，光电子器件主要包括a1gan／gan多量子阱结构的激光器和发光管；电子器件主要聚焦在以algan／gan高电子迁移率晶体管(hemt)结构作为gan基器件的基础代表，这种结构具有良好的高频、高功率、耐高温以及抗辐射性能,用这种结构研制出的器件包括有algan／gan异质结场效应晶体管(algan／ganhfets)和algan／gan异质结肖特基二极管等。

上述的gan基异质结器件为横向器件。所谓横向器件，就是器件的所有电极都放置在器件的表面之上，而且，器件的表面结构里的有源区也用来承受施加于器件之上的反偏置电压，如果反偏置电压愈高，需要使用的表面有源区便愈宽，这就导致芯片面积使用率不如垂直高压器件有效，相比之下，横向高压器件的表面平均每单位面积的输出功率远小于垂直高压器件，这是横向器件的一大缺点。

美国专利号8,569,799提出了一种包含了掩埋接触的氮化镓器件，该器件使得横向器件的电极分布变成类似垂直器件一样，即阳极(高电压)在器件的一面，阴极(低电压)在另一面，该专利中描述的结构仅是“准”垂直结构，仍依靠芯片表面的有源区的宽度来承受反偏置的电压，在表面面积的使用率上比一般横向器件没有多大的改进。

与横向器件相比，垂直的gan器件的电流可以从芯片的一面垂地流至另一面，而且，芯片内的外延层可以用来承受施加与芯片上的反偏置电压，垂直gan器件的击穿电压可通过增加漂移区的厚度来增加，而无需牺牲器件尺寸，这样就能有效地利用芯片面积去处理器件规格所要求的电流和电压，所以垂直器件芯片的每单位面积能提供更高和更有效的功率，使产品有更好的性价比，采用垂直结构有助于减少芯片尺寸和制造成本。

不论是氮化镓基异质结横向器件还是氮化镓基垂直结构器件，都是制造在外延材料上的，衬底可以是氮化镓单晶，碳化硅单晶或硅单晶。

生长在氮化镓单晶衬底的外延层质量最好，制造出的电子器件性能也最好。图1为现有氮化镓（gan）基功率晶体管芯片横截面结构示意图，如图1所示，日本丰田合成株式会社（toyodagosei）于2016年7月宣称已研发出该结构的垂直型世界首个氮化镓（gan）基1200v，公司此前曾制造出基于gan衬底的1200v低损耗mosfet，并进行了测试验证，现在进一步研发出可实现器件并行工作的连线技术,可使1.5平方毫米大小的垂直gan晶体管承载20a的电流,阈值电压达到可与常规横向gan器件相比拟的3.5v，阻断电压超过1200v，采用垂直结构还有助于减少芯片尺寸和制造成本。根据公司自己的调研结果，他们的研究成果是首个达到1200v、20a能力的gan功率半导体器件，这器件是制作在生长在氮化镓单晶上的氮化镓外延层上。丰田合成将通过进一步减小器件体积，使导通电阻小于1毫欧每平方厘米（电压仍在1200v）；将与半导体和电子器件制造商一起，继续改进电流容量和测试稳定性，争取在2018年～2020年实现商业应用。

要研制垂直型的misfet氮化镓器件有几个关键的技术的要克服,其中最重要的算是氮化镓高质量的单晶衬底，高质量可靠的栅极介质层和p型掺杂区。60年代有理论认为氮化镓是无法形成p型掺杂区的，经大量研究工作，nakamura研究小组终于1992年成功用金属有机物化学气相沉积(mocvd)加上热退火制备出p型外延层，从而于1992年成功研发出基于p-algan/gan/n-algandh第一只紫外光发光二极管uvled。

虽然p型区可以用外延方法形成，用传统离子注入方法仍是困难重重，偶有研究小组发表文章宣称能用离子注入mg+p加上快速退火可形成空穴浓度约为1e17/cm³，这结果不被多数实验室重复，所以丰田的垂直器件中的p型区是用外延方法形成的，外延方法的缺点是只能形成一整层的p型延型层，不能形成局部p型区，所以丰田的制造工艺只能制作出沟槽结构的器件。

研究人员使用金属有机物化学气相沉积（mocvd）在独立的n+_gan衬底上分别顺序生长了13微米n_gan、0.7微米p_gan和0.2微米n+_gan。然后用刻蚀挖沟槽从外延层表面穿过p型外延层至n型扩展层，然后在沟槽壁形成栅极介质层並沉积上金属从而形成栅极结构，如图1所示的umos结构。当器件处于关断状态时，umos凹槽槽底栅介质层中的电场强度会视所用的介质而定，对于常用的sio2，它的介质常数是11，而gan是9，槽底的栅介质层中的电场强度比pn结峰值电场强度为强，而凹槽弯角处因为二维效应更是电场集中之地，其电场强度会更高，而弯角处亦是质量较差的地方，由于氮化镓材料的临界击穿电场强度较高,氮化镓umos凹槽栅介质层中的电场强度很容易在承受反向电压的pn结雪崩击穿之前就超过了介质层所能承受的强度,因而这种器件很容易发生因为栅介质层被击穿而引起的破坏性失效。

技术实现要素：

为了解决现有技术存在的不足，本发明提供一种纵向型氮化镓基半导体器件及制造方法，在沟槽底部栅介质层下使用离子注入方法放置一个独立的p型区，在反向偏置时，由于p型区的屏蔽，作用于栅介质层的电场大为减少。

为了实现上述目的，本发明的纵向型氮化镓基半导体器件，包括，氮化镓衬底、氮化镓外延层，其中，沟槽底介质层下形成有n型区，当器件正向导通时，电子从源极流经反形层、积累层、沟槽底所述n型区，然后垂直地经n型外延扩展层至底部漏区金属电极。

进一步地，在所述沟槽底介质层下有p型区。

更进一步地，所述p型区与源极电位相连接。

为了实现上述目的，本发明的纵向型氮化镓基半导体器件制造方法，包括以下步骤：

1）在氮化镓衬底上依次生长gan外延层、p—gan外延层、n+_gan外延层；

2）对所述p—gan外延层进行刻蚀，形成沟槽；

3）注入n型掺杂剂，使p型区转为n型区；

4）形成栅介质层，并在栅极开空中形成栅极金属；

5）形成层间介质，并在层间介质中形成接触孔掩模开孔；

6）形成发射区金属垫层和终端区场板。

进一步地，所述步骤1)中，所述gan外延层，其电子浓度为5e15/cm³-5e16/cm³，厚度为6-15um；p_gan外延层，其厚度为0.7-1.2um，空穴浓度为1e16/cm³-2e17/cm³；所述n+_gan层，其电子浓度大于5e17/cm³，厚度为0.2-0.4um。

进一步地，所述步骤2)进一步包括以下步骤：在p_gan外延层表面积淀光刻涂层，利用开孔掩模版暴露出部分p_gan外延层外延层的表面；然后对采用干法刻蚀，刻蚀气体为c12／bcl3，直至刻蚀掉p_gan外延层深度的一半，形成沟槽。

进一步地，所述开孔掩模版，其开孔宽度为0.2-5.0um，孔与孔之间的距离为0.2-10um；所述干法刻蚀的刻蚀气体为c12／bcl3。

进一步地，所述步骤3)进一步包括以下步骤：对沟槽p_gan外延层表面注入n型掺杂剂；去掉光刻涂层,然后用退火步骤使n型掺杂剂注入的p型区转为n型区。

进一步地，所述硅离子n型掺杂剂，其剂量为1e15-5e15/cm²，能量为20-500kev。

进一步地，所述步骤4)进一步包括以下步骤：用原子层沉积法在器件表面沉积栅介质层；在所述栅介质层表面积淀光刻涂层，利用栅极开孔掩模版暴露出部分所述栅介质层；通过电子束蒸发将二层金属蒸发至在栅极开孔表面形成二层金属层；对金属层进行剥离，在栅极开孔中形成栅极金属。

进一步地，所述栅介质层的厚度为0.01-0.2um，材料为sin、al2o3和hfo2中的一种或多种。

进一步地，所述二层金属层分别为ni，厚度为5nm-100nm和al，厚度为0.2um-2.0um。

进一步地，所述步骤5)进一步包括以下步骤：外延层表面上沉积一层氮化硅；沉积硼磷玻璃形成层间介质；在所述层间介质表面积淀光刻涂层，利用接触孔掩模暴露出部分层间介质；对暴露出的部分层间介质进行干蚀，直至暴露出氮化鎵外延层的上表面，在层间介质中形成接触孔掩模开孔。

进一步地，所述氮化硅的厚度为0.1-0.5um；所述硼磷玻璃的厚度为0.1-0.8um。

进一步地，所述步骤6)进一步包括以下步骤：采用干法刻蚀，刻蚀掉表面的n+_gan层，至n+_gan层之下深度0.1-0.3um；在接触孔底部、层间介质上表面沉积一层钛，然后沉积一层铝合金；通过金属掩模进行金属浸蚀，形成发射区金属垫层和终端区场板。

更进一步地，所述钛，其厚度为5nm-100nm；所述铝合金厚度为0.2um-10um。

采用的纵向型氮化鎵基半导体器件制造方法制造的器件包括有场控栅极晶体管和肖特基二极管等。

本发明的纵向型氮化鎵基半导体器件，减少了器件尺寸和制造成本，其结构具有良好的高频、高功率、耐高温以及抗辐射性能，具有更好的性价比。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：

图1为现有氮化镓（gan）基功率晶体管芯片横截面结构示意图；

图2为根据本发明的纵向型氮化镓基半导体器件实施例1结构截面剖视图；

图3为根据本发明的纵向型氮化镓基半导体器件实施例2结构截面剖视图；

图4为根据本发明的纵向型氮化镓基半导体器件制造方法流程图；

图5为根据本发明的垂直器件的各外延层的横截面结构示意图；

图6为根据本发明的沟槽底剩下部分p型区域的横截面结构示意图；

图7为根据本发明的对沟槽注入n型掺杂剂的横截面结构示意图；

图8为根据本发明的对沟槽底的p型区转为n型区域的横截面结构示意图；

图9为根据本发明的在表面形成栅介质层横截面结构示意图；

图10为根据本发明的在栅介质层表面形成栅极金属的横截面结构示意图；

图11为根据本发明的在层间介质中开出接触孔后的示意图；

图12为根据本发明的刻蚀掉接触孔表面之下的n+_gan层的横截面结构示意图；

图13为根据本发明的完成表面钛/铝合金层电极示意图。

具体实施方法

以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。

实施例1

图2为根据本发明的纵向型氮化镓基半导体器件实施例1结构截面剖视图，如图2所示，本发明实施例1的纵向型氮化镓基半导体器件，用离子注入法注入氮化镓的n型杂质，使沟槽底介质层下，离沟槽转弯位置至少是0.1um距离，原来的p型区变成n型区，当器件正向导通时，电子从源极流经反形层、积累层、沟槽底新的n型区，然后垂直地经n型外延扩展层至底部漏区金属电极。

实施例2

图3为根据本发明的纵向型氮化镓基半导体器件实施例2结构截面剖视图，如图3所示，本发明实施例2的纵向型氮化镓基半导体器件，其结构与实施例1类似，区别在于，只是其中在沟槽底至少有一部分p型区没有被注入n型掺杂离子而仍保留为p型区域，这p型区域可以在反向偏置时保护沟槽底的栅极介质层，在沟槽底的p型区的电位是浮动的，没有被连接至源极电位。

实施例3

本发明实施例3的纵向型氮化镓基半导体器件，其结构与实施例2类似，只是其中在沟槽底的p型区被连接至源极电位。

实施例4

纵向型氮化鎵场控栅极晶体管的制造方法

图4为根据本发明的纵向型氮化镓基半导体器件制造方法流程图，下面将参考图4，以纵向型氮化鎵场控栅极晶体管的制造方法为优选实施例，对本发明的纵向型氮化镓基半导体器件制造方法进行详细描述。

首先，在步骤401，在氮化鎵衬底上依次生长一层n型扩展层的gan外延层、p型层、n+—gan外延层。图5为根据本发明的垂直器件的各外延层的横截面结构示意图，如图5所示，在氮化镓衬底上生长一层n型扩展层的氮化镓外延层（gan外延层），电子浓度约5e15/cm³-5e16/cm³，厚度约6至15微米，厚度视器件所需的反向偏置要求，一般是1微米能承受100伏反偏电压；然后在n型扩展层上生长一层p型gan外延层（p—gan），空穴浓度约1e16/cm³-2e17/cm³，厚度约0.7-1.2微米；接着再生长一层n+的氮化镓外延层（n+—gan），浓度大于5e17/cm³，厚度约0.2至0.4微米之间。

在步骤402，对p型gan外延层进行刻蚀，在p型gan外延层开孔，形成沟槽。图6为根据本发明的沟槽底剩下部分p型区域的横截面结构示意图，如图6所示，在p型gan外延层表面积淀光刻涂层，利用开孔掩模版暴露出部分p型gan外延层的表面，开孔掩模版的开孔大小宽度为0.2um至5.0um，孔与孔之间的距离为0.2um至10um，开孔形状可为各种几何图案如正方形、圆形和长方形等，然后对gan采用感应耦合等离子体刻蚀(icp)技术的干法刻蚀，刻蚀气体为c12／bcl3，直至刻蚀掉约p型gan外延层深度的一半，形成沟槽。

在步骤403，在p型gan外延层表面注入硅离子n型掺杂剂。图7为根据本发明的对沟槽注入n型掺杂剂的横截面结构示意图，如图7所示，清除掉表面的光刻涂层，然后对表面再积淀光刻涂层，利用另一掩模版暴露出部分之前刻蚀过的p型gan外延层的表面，然后对p型gan外延层表面注入n型(硅离子)掺杂剂,剂量为1e15/cm²至5e15/cm²,能量为20kev至500kev。

在步骤404，将p型区转为n型区域。图8为根据本发明的对沟槽底的p型区转为n型区域的横截面结构示意图，如图8所示，去掉光刻涂层，然后用退火步骤使之前有硅离子注入的p型区转为n型区域。

在步骤405，形成栅介质层。图9为根据本发明的在表面形成栅介质层横截面结构示意图，如图9所示，把表面清洗好，接着用原子层沉积法沉积一层栅介质层，厚度约0.01um至0.2um，材料可以是氮化硅(sin)、氧化铝(al2o3)或hfo2等等。

在步骤406，在栅极开孔中形成栅极金属。图10为根据本发明的在栅介质层表面形成栅极金属的横截面结构示意图，如图10所示，在栅介质层表面积淀光刻涂层，利用栅极开孔掩模版暴露出部分介质层的表面，然后通过电子束蒸发将两层金属ni(5nm-100nm)/al(0.2um-2.0um)组成的金属层蒸发至栅极开孔表面，然后藉著剥离工艺把不需要的金属去掉，只在栅极开孔中留下金属作为栅极金属，接着在氮气环境中经500℃、3分钟的退火处理。

在步骤407，在层间介质中形成接触孔掩模开孔。图11为根据本发明的在层间介质中开出接触孔后的示意图，如图11所示，在外延层最表面上先沉积一层氮化硅(厚度为0.1um至0.5um)，然后沉积硼磷玻璃(厚度为0.1um至0.8um)，形成层间介质（ild层），在层间介质表面积淀光刻涂层，利用接触孔掩模暴露出部分层间介质，然后对暴露出的部分层间介质进行干蚀，直至暴露出氮化鎵外延层的上表面，在层间介质中形成接触孔掩模开孔。

在步骤408，刻蚀掉表面的n+_gan层。图12为根据本发明的刻蚀掉接触孔表面之下的n+_gan层的横截面结构示意图，如图12所示，对氮化镓表面采用感应耦合等离子体刻蚀(icp)技术的干法刻蚀，刻蚀气体为c12／bcl3，直至刻蚀掉表面的n+_gan层，至n+_gan层之下约0.1至0.3微米深，接着去掉光刻涂层。

在步骤409，形成发射区金属垫层和终端区场板。图13为根据本发明的完成表面钛/铝合金层电极示意图，如图13所示，在接触孔底部以及层间介质上表面沉积一层钛(ti，厚度为5nm至100nm),接着在该器件的上面沉积一层铝合金(厚度为0.2um至10um),然后通过金属掩模进行金属浸蚀，接着经650℃、60秒的快速热退火处理，从而使接触孔中的金属形成良好的欧姆接触电极,成为发射区金属垫层和终端区场板。

以上仅为本发明的优选实施例而已，并不用于限制本发明，本发明可用于涉及制造各种gan基垂直结构器件如场效应晶体管和肖特基二极管等,本发明可用于制备30v至15000v的半导体功率分立器件,本发明的实施例是以n型沟道器件作出说明，本发明亦可用于p型沟道器件，尽管参照实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换，但是凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。