本发明涉及的是一种射频ldmos的薄栅结构及其制备方法,属于半导体微电子设计制造技术领域。
背景技术:
在微波技术领域,射频ldmos器件越来越广泛的应用于通讯基站、广播电视以及现代雷达系统上。为了不断提高ldmos的频率性能,ldmos栅的特征尺寸不断减小,从初始微米级不断降低到目前的亚微米级,工作频率从也从1ghz左右提升到目前3.8ghz。从理论上来说,栅的横向特征尺寸减小,使得器件输入电容降低,根据公式ft=gm/2πciss,输入电容ciss越小,则截至频率ft越高,则器件的频率性能也就越高,其中ciss主要由栅下本征电容、栅与侧壁源场板之间的寄生电容组成。工艺制造过程实现ldmos结构时,其栅的纵向高度有一定的尺寸要求,低于这个尺寸时会引起离子注入的杂质穿透多晶硅,无法实现自对准掺杂。例如,保持纵向尺寸0.5μm不变,栅横向尺寸从1μm减小到0.25μm,输入电容ciss并不能减小为原来的1/4,实际上可能还不到原来的1/2。电容的非等比例减小,将严重的限制了器件频率性能的提高。
因此,必须降低栅的高度尺寸,这样才能有效减小栅与侧壁源场板之间的面积,从而减小栅侧壁寄生电容,实现输入电容ciss最小化,有效提高ldmos器件的频率性能。
技术实现要素:
本发明提出的是一种射频ldmos的薄栅结构及其制备方法,其目的旨在克服栅自对准技术对栅厚度的限制,有效减小栅厚度,降低栅与侧壁源场板之间的电容,从而提高器件的频率性能。
本发明的技术方案:一种射频ldmos的薄栅结构,其特征在于,对于亚微米栅的射频ldmos器件,在栅氧化层表面形成polysi/sio2栅结构,经过栅自对准掺杂后,去除polysi上面的sio2层,形成polysi薄栅结构。
制备射频ldmos的薄栅结构的方法,包括如下步骤:
(1)在栅氧化层表面lpcvd淀积掺杂polysi;
(2)在掺杂polysi表面lpcvd淀积sio2;
(3)光刻、干法刻蚀表面sio2,终止于掺杂polysi;icp刻蚀掺杂polysi,终止于栅氧化层,去除光刻胶,形成polysi/sio2栅结构;
(4)采用栅自对准技术,进行射频ldmos的沟道、漂移区、源漏的常规掺杂;
(5)在栅结构和栅氧化层表面淀积sio2覆盖层;
(6)在sio2覆盖层表面旋涂一层均匀的光刻胶;
(7)采用等离子胶回刻,去除栅表面的光刻胶,露出栅表面的sio2覆盖层;
(8)湿法刻蚀栅表面的sio2,终止于polysi;
(9)去除表面残留的全部光刻胶;
(10)光刻、干法刻蚀源漏合金区,终止于硅衬底表面,去除光刻胶;
(11)在硅表面溅射金属层,进行高温合金退火,形成栅源漏合金;
(12)去除硅表面未形成合金的残留金属。
本发明的有益效果:与现有技术的相比,本发明解决了ldmos栅尺寸等比例缩小时,纵向尺寸减小与ldmos工艺不兼容的问题,采用polysi/sio2结构满足了自对准掺杂的屏蔽厚度要求;由光刻图形决定了栅的横向线宽,由polysi厚度决定了栅的纵向尺寸,可实现ldmos栅的横向和纵向的等比例缩小,有效降低了ldmos各电极之间的寄生电容,提高了器件的频率性能;与常规的ldmos工艺完全兼容,不增加额外的光刻工序。
附图说明
图1是在栅氧化层表面淀积掺杂polysi的结构示意图;
图2是在掺杂polysi表面淀积sio2的结构示意图;
图3是光刻、刻蚀表面sio2,终止于掺杂polysi;刻蚀掺杂polysi,终止于栅氧化层,去除光刻胶,形成polysi/sio2栅结构的结构示意图;
图4是采用栅自对准技术,进行射频ldmos的沟道、漂移区、源漏的常规掺杂的结构示意图;
图5是在栅结构和栅氧化层表面淀积sio2覆盖层的结构示意图;
图6是在sio2覆盖层表面旋涂形成一层均匀的光刻胶的结构示意图;
图7是采用等离子胶回刻,去除栅表面的光刻胶,露出栅表面的sio2覆盖层的结构示意图;
图8是湿法刻蚀栅表面的sio2,终止于polysi的结构示意图;
图9是去除表面残留的全部光刻胶的结构示意图;
图10是光刻、刻蚀源漏合金区,终止于硅衬底表面,去除光刻胶的结构示意图;
图11是在硅表面溅射金属层,进行高温合金退火,形成栅源漏合金的结构示意图;
图12是去除硅表面未形成合金的残留金属的结构示意图;
图13为本发明制备的薄栅结构的整体示意图;
图中的1是衬底、2是栅氧化层、3是polysi,4是sio2层、5是sio2覆盖层、6是光刻胶、7是合金、8是金属层。
具体实施方式
一种射频ldmos的薄栅结构,其特征在于,对于亚微米栅的射频ldmos器件,在栅氧化层表面形成polysi/sio2栅结构,经过栅自对准掺杂后,去除polysi上面的sio2层,形成polysi薄栅结构。
制备射频ldmos的薄栅结构的方法,包括如下步骤:
(1)在栅氧化层表面lpcvd淀积掺杂polysi;
(2)在掺杂polysi表面lpcvd淀积sio2;
(3)光刻、干法刻蚀表面sio2,终止于掺杂polysi;icp刻蚀掺杂polysi,终止于栅氧化层,去除光刻胶,形成polysi/sio2栅结构;
(4)采用栅自对准技术,进行射频ldmos的沟道、漂移区、源漏的常规掺杂;
(5)在栅结构和栅氧化层表面lpcvd淀积sio2覆盖层;
(6)在sio2覆盖层表面旋涂一层均匀的光刻胶;
(7)采用等离子胶回刻,去除栅表面的光刻胶,露出栅表面的sio2覆盖层;
(8)湿法刻蚀栅表面的sio2,终止于polysi;
(9)去除表面残留的全部光刻胶;
(10)光刻、刻蚀源漏合金区,终止于硅衬底表面,去除光刻胶;
(11)在硅表面溅射金属层,进行高温合金退火,形成栅源漏合金;
(12)去除硅表面未形成合金的残留金属。
所述步骤(1)中的栅氧化层厚度为100å~500å;所述掺杂polysi厚度为2000å~
4000å,掺杂polysi为掺磷polysi或掺砷polysi。
所述步骤(2)中的sio2厚度为1500å~3500å。
所述步骤(5)中的sio2覆盖层厚度为300å~1000å。
所述步骤(6)中的光刻胶厚度为0.7µm~1.5µm。
所述步骤(11)中的金属层为钴、钛、钼或铂。
下面结合图1~图13给出制备射频ldmos的薄栅结构的流程:
如附图1所示,在栅氧化层表面淀积2000å~4000å掺杂polysi;
如附图2所示,在掺杂polysi表面淀积1500å~3500åsio2;
如附图3所示,光刻、刻蚀表面sio2,终止于掺杂polysi;刻蚀掺杂polysi,终止于栅氧化层,去除光刻胶,形成polysi/sio2栅结构;
如附图4所示,采用栅自对准技术,进行射频ldmos的沟道、漂移区、源漏的常规掺杂;
如附图5所示,在栅结构和栅氧化层表面淀积300å~1000åsio2覆盖层;
如附图6所示,在sio2覆盖层表面旋涂形成0.7µm~1.5µm均匀的光刻胶;
如附图7所示,采用等离子胶回刻,去除栅表面的光刻胶,露出栅表面的sio2覆盖层;
如附图8所示,湿法刻蚀栅表面的sio2,终止于polysi;
如附图9所示,去除表面残留的全部光刻胶;
如附图10所示,光刻、刻蚀源漏合金区,终止于硅衬底表面,去除光刻胶;
如附图11所示,在硅表面溅射金属层,进行高温合金退火,形成栅源漏合金;
如附图12所示,去除硅表面未形成合金的残留金属。
下面通过具体的实施例详细说明本发明。
实施例1
(1)在硅外延层表面热生长200å栅氧化层,然后lpcvd淀积3000å掺砷polysi;
(2)在掺砷polysi表面lpcvd淀积1500åsio2;
(3)光刻、cf4刻蚀表面sio2,终止于掺杂polysi;icp刻蚀掺杂polysi,终止于栅氧化层,iii液去除光刻胶,形成polysi/sio2栅结构;
(4)采用栅自对准技术,使用离子注入的方式,进行射频ldmos的沟道、漂移区、源漏的常规掺杂;
(5)在栅结构和栅氧化层表面lpcvd淀积500åsio2覆盖层;
(6)在sio2覆盖层表面旋涂形成0.8µm均匀的光刻胶;
(7)采用等离子胶回刻,去除栅表面的光刻胶,露出栅表面的sio2覆盖层;
(8)bhf腐蚀栅表面的sio2,终止于polysi;
(9)iii液去除表面残留的全部光刻胶;
(10)光刻、cf4刻蚀源漏合金区,终止于硅衬底表面,iii液去除光刻胶;
(11)硅表面溅射金属钴,450℃合金退火,形成栅源漏合金;
(12)i液和iii液去除硅表面未形成合金的残留金属钴。
实施例2
(1)在硅外延层表面热生长200å栅氧化层,然后lpcvd淀积3000å掺砷polysi;
(2)在掺砷polysi表面lpcvd淀积2000åsio2;
(3)光刻、cf4刻蚀表面sio2,终止于掺杂polysi;icp刻蚀掺杂polysi,终止于栅氧化层,iii液去除光刻胶,形成polysi/sio2栅结构;
(4)采用栅自对准技术,使用离子注入的方式,进行射频ldmos的沟道、漂移区、源漏的常规掺杂;
(5)在栅结构和栅氧化层表面lpcvd淀积600åsio2覆盖层;
(6)在sio2覆盖层表面旋涂形成1µm均匀的光刻胶;
(7)采用等离子胶回刻,去除栅表面的光刻胶,露出栅表面的sio2覆盖层;
(8)bhf腐蚀栅表面的sio2,终止于polysi;
(9)iii液去除表面残留的全部光刻胶;
(10)光刻、cf4刻蚀源漏合金区,终止于硅衬底表面,iii液去除光刻胶;
(11)硅表面溅射金属铂,600℃合金退火,形成栅源漏合金;
(12)王水去除硅表面未形成合金的残留金属铂。