一种高热载流子可靠性横向绝缘栅双极型器件的制作方法

本发明主要涉及高压功率半导体器件的可靠性领域，具体的说，是一种有效降低热载流子损伤，改善热载流子注入特性，提高器件可靠性的一种高热载流子可靠性的横向绝缘栅双极型器件。适用于航天电子设备、卫星通信设备、等离子体显示设备、电子计算机、通讯系统、汽车工业等厚膜驱动器集成电路。

背景技术：

集成电路的可靠性自从集成电路诞生之日起就是人们关注的焦点问题，其中热载流子注入(hotcarrierinjection，hci)效应就是一个非常重要的可靠性问题，也是造成诸多电子产品失效的主要原因之一。随着节能需求的日益增强，高压功率集成电路产品的可靠性受到越来越多的关注，由于功率集成电路通常工作在高温、高压、大电流的条件下，因而它面临的可靠性风险要比常规集成电路严峻的多。随着微电子工艺线宽的减小，功率器件的热载流子效应造成的电路失效已成为制约功率集成电路进一步发展的瓶颈，因而与功率器件的hci特性有关的研究也成为研究人员关注的重中之重。

横向绝缘栅双极型器件(lateralinsulatedgatebipolartransistor，ligbt)结合mos(metaloxidesemiconductor)的高输入阻抗以及双极型器件电导调制的优点，解决了横向双扩散金属氧化物半导体器件(lateraldoublediffusedmetaloxidesemiconductor，ldmos)的击穿电压与导通电阻的矛盾，并且与标准cmos工艺兼容良好，加上厚膜绝缘体上硅(silicon-on-insulator，soi)工艺隔离效果好、抗辐射能力强和寄生参数小等优点，因此厚膜soi-ligbt器件受到了功率集成电路的青睐，在高压功率集成电路中得到了广泛的应用，成为未来智能功率集成电路的核心元件之一。

鉴于厚膜soi-ligbt器件在开态工作阶段体内存在空穴和电子两股电流，相对于ldmos有更加复杂的载流子和电场分布，所以热载流子退化问题严峻。研究发现，厚膜soi-ligbt器件的最坏hci应力为高栅极电压应力，最坏应力下的hci退化主要由器件沟道区的界面态产生和热电子注入主导，即此时的热载流子损伤主要来自开态工作阶段器件高栅极电压条件下沟道区的损伤，所以降低器件沟道区横向电场可以有效降低碰撞电离并减小器件的热载流子退化，提高器件可靠性。为此，我们提出了一种带有额外p型区的器件结构来屏蔽沟道电场，通过降低沟道区的横向电场减小器件的热载流子退化，在不改变版图面积不增加工艺步骤且不影响器件性能的前提下显著提高了器件hci可靠性。

技术实现要素：

本发明提供一种高热载流子可靠性横向绝缘栅双极型器件。

本发明采用如下技术方案：

一种高热载流子可靠性横向绝缘栅双极型器件，包括：p型衬底，在p型衬底上设有埋氧，在埋氧上设有n型外延层，在n型外延层的内部设有n型缓冲区和p型体区，在n型缓冲区内设有p型阳区，在p型体区中设有n型阴区和p型体接触区，在n型外延层的表面设有栅氧化层和场氧化层且栅氧化层的一端和场氧化层的一端相抵，所述栅氧化层的另一端向n型阴区延伸并止于n型阴区的边界，所述场氧化层的另一端向p型阳区延伸并止于p型阳区的边界，在所述栅氧化层的表面设有多晶硅栅且多晶硅栅延伸至场氧化层的上表面，在场氧化层、p型体接触区、n型阴区、多晶硅栅、p型阳区的表面设有钝化层，在p型阳区表面连接有第一金属电极，在多晶硅栅的表面连接有第二金属电极，在n型阴区表面连接有第三金属电极，在p型体接触区表面连接有第四金属电极，在栅氧化层与场氧化层相接的鸟嘴处下方还设有一个额外的p型区。

与现有技术相比，本发明具有如下优点：

(1)、本发明器件在鸟嘴处下方增设了额外p型区12，在器件阳极加高压的状态下，该额外p型区12将会耗尽并在该区域提供负的空间电荷，实现类似p型体区的耐压作用，减轻p型体区18的耐压负担，将一部分电场屏蔽在沟道区以外。如图3、4所示本发明器件沟道区的横向电场明显减小而表面电流密度没有明显的变化，器件横向电场降低自然使得器件沟道区碰撞电离率减小，从而降低了器件开态工作阶段的hci损伤。图5、6为本发明器件与传统器件hci退化比较图，可见本发明器件与传统器件的hci退化趋势完全相同，这说明本发明器件的退化机理与传统器件相同，但其退化量明显小于传统器件。

(2)、本发明器件在鸟嘴处增设额外p型区后，保护了器件的鸟嘴，从而使得阳极高压条件下鸟嘴处不会因为积累区增加导致的阳极与栅极之间大的纵向电场而被击穿。故而积累区可以大大增加，如图7、8所示积累区的增加会使器件的iasat(阳极饱和电流)与vth(阈值电压)的退化明显降低。

(3)、本发明器件在可以明显改善热载流子特性的同时，并没有带来电流能力的减小，如图9所示，本发明器件与传统器件具有相同的饱和电流能力，可见虽然额外p型区占用了器件一部分漂移区，但并未影响其电流能力。相反地，如图9所示，还因为鸟嘴处有了保护使积累区增大后器件线性电流有所增大。

(4)、本发明器件在提高器件可靠性的同时，并不改变器件原来的版图面积，也不增加额外的工艺步骤，所以不会增加额外的成本，同时本发明器件的制作工艺可以与现有标准cmos工艺完全兼容，易于制备。

附图说明

图1为传统器件沿aa’面的剖面图(含有钝化层和金属层)。

图2为本发明器件沿bb’面的剖面图(含有钝化层和金属层)。

图3为本发明器件与传统器件沟道区横向电场分布比较图。

图4为本发明器件与传统器件沟道区电流密度分布比较图。

图5是本发明器件与传统器件阳极饱和电流iasat退化结果比较图。

图6是本发明器件与传统器件阈值电压vth退化结果比较图。

图7为不同积累区长度soi-ligbt器件的阳极饱和电流iasat退化图

图8为不同积累区长度soi-ligbt器件的阈值电压vth退化图

图9是本发明器件与传统器件电流能力iasat比较图。

具体实施方式

下面结合附图2，对本发明做详细说明，一种高热载流子可靠性横向绝缘栅双极型器件，包括：p型衬底1，在p型衬底1上设有埋氧化层2，在埋氧化层2上设有n型外延层3，在n型外延层3的内部设有n型缓冲区4和p型体区18，在n型缓冲区4内设有p型阳区5，在p型体区18中设有n型阴区15和p型体接触区17，在n型外延层3的表面设有栅氧化层13和场氧化层9且栅氧化层13的一端和场氧化层9的一端相抵，所述栅氧化层13的另一端向n型阴区15延伸并止于n型阴区15的边界，所述场氧化层9的另一端向p型阳区5延伸并止于p型阳区5的边界，在栅氧化层13的表面设有多晶硅栅10且多晶硅栅10延伸至场氧化层9的表面，在场氧化层9、p型体接触区17、n型阴区15、多晶硅栅10、p型阳区5的表面设有钝化层6，在p型阳区5和多晶硅8表面连接有第一金属电极7，在多晶硅栅10的表面连接有第二金属电极11，在n型阴区15表面连接有第三金属电极14，在p型体接触区17表面接有第四金属电极16，其特征在于，在栅氧化层13与场氧化层9相接的鸟嘴处下方还设有一个额外的p型区12。

所述额外p型区12长度为3.5～4.5μm，且距离p型体区182～3μm。

所述额外p型区12与p型体区18在同一过程注入，共用一块掩膜板。

本发明采用如下方法来制备：

首先是soi制作，其中外延层3采用n型掺杂。接下来的是横向绝缘栅双极型器件的制作，包括在n型外延层3上通过注入磷离子形成n型缓冲区4，注入硼离子形成p型体区18和额外p型区13，其中额外p型区13与p型体区18在同一过程中注入，共用一块掩膜板，然后是场氧化层9，接下来是栅氧化层13的生长，之后淀积多晶硅栅10，刻蚀形成栅，再制作重掺杂的p型阳区5、p型体接触区17，n型阴区15，紧接着淀积二氧化硅，刻蚀电极接触区后淀积金属，再刻蚀金属并引出电极，最后进行钝化处理。