屏蔽栅沟槽功率器件及其制造方法与流程

本发明涉及一种半导体集成电路制造方法，特别是涉及一种屏蔽栅(Shield Gate Trench，SGT)沟槽功率器件；本发明还涉及一种屏蔽栅沟槽功率器件的制造方法。

背景技术：

如图1A至图1N所示，是现有屏蔽栅沟槽功率器件的制造方法各步骤中的器件结构示意图；这种方法是采用自下而上的方法形成具有屏蔽栅的深沟槽分离侧栅结构，包括如下步骤：

步骤一、如图1A所示，提供一半导体衬底如硅衬底101；在半导体衬底101的表面形成硬质掩模层102，硬质掩模层102能采用氧化层，或采用氧化层加氮化层。

如图1B所示，之后采用光刻工艺对硬质掩模层102进行刻蚀定义出栅极形成区域，之后再以硬质掩模层102为掩模对半导体衬底101进行刻蚀形成深沟槽103。

步骤二、如图1C所示，在深沟槽103的侧面和底部表面形成氧化层104。

步骤三、如图1D所示，在所述深沟槽103中填充源极多晶硅105，该源极多晶硅105即为源极多晶硅，源极多晶硅105一般和源极相连，用于形成屏蔽栅。

步骤四、如图1E所示，对源极多晶硅105进行回刻，该回刻将深沟槽103外的源极多晶硅105都去除，深沟槽103内的源极多晶硅105顶部和半导体衬底101相平。

如图1F所示，将深沟槽103顶部区域的氧化层104去除。

步骤五、如图1G所示，进行热氧化工艺同时形成栅氧化层106a和多晶硅间隔离介质层106b。

如图1H所示，形成多晶硅栅107，多晶硅栅107即为深沟槽栅。

如图1I所示，对多晶硅栅107进行回刻，回刻后的多晶硅栅107仅位于深沟槽103顶部的源极多晶硅105两侧；由此可知，同一深沟槽103的两侧面之间的多晶硅栅107呈分离结构，为了和完全填充于深沟槽顶部的多晶硅栅组成的深沟槽栅相区别，将这种形成于深沟槽侧壁的具有分离式结构的深沟槽栅称为深沟槽分离侧栅。

步骤六、如图1I所示，形成阱区108，源区109。

如图1J所示，形成层间膜110，接触孔，标记111a所对应的接触孔对应于未填充金属之前的结构。较佳为，在刻蚀形成接触孔111a之后，还需要在源区109顶部所对应的接触孔111a的底部形成阱区接触区。

如图1K所示，之后在接触孔111a中填充金属，填充金属后的接触孔用标记111标示。

如图1L所示，形成正面金属层112。

如图1M所示，采用光刻刻蚀工艺对正面金属层112进行图形化分别形成源极和栅极，其中源极通过接触孔和底部的源区109、阱区接触区109以及源极多晶硅105接触，栅极通过接触孔和多晶硅栅107接触。

如图1N所示，之后形成在半导体衬底101的背面形成漏区和背面金属层113，由背面金属层113组成漏极。

现有方法中，多晶硅栅107的一个侧面通过栅氧化层106a和阱区108隔离，阱区108的被多晶硅栅107侧面覆盖的表面用于形成沟道。由图1N所示可知，上述现有方法形成的多晶硅栅107仅位于深沟槽顶部的侧壁，这种具有侧壁多晶硅结构的垂直器件能够增加工作电流；同时源极多晶硅105填充于整个深沟槽中，源极多晶硅105能形成良好的屏蔽，具有较小的底部电容，从而能减少源漏或栅漏的输入电容，提高频率特性。

但是，如图1N所示的现有器件结构，该器件具有较大的栅源寄生电容(Cgs)，Cgs主要由两部分组成，即图1N中虚线圈114所对应Cgs1和虚线圈115所对应Cgs2，Cgs1和Cgs2并联形成Cgs。其中，Cgs1是所述多晶硅栅107和通过所述栅氧化层106a和连接源极的阱区108和源区109形成的栅源寄生电容即第一部分栅源寄生电容；Cgs2是所述多晶硅栅107和通过所述多晶硅间隔离介质层106b和连接源极的源极多晶硅105形成的栅源寄生电容即第二部分栅源寄生电容；由图1N所示可知，所述多晶硅间隔离介质层106b和所述栅氧化层106a同时形成，故都具有较薄的厚度；同时，所述多晶硅栅107和所述源极多晶硅105的交叠区域较大，该交叠区域和所述多晶硅栅107和阱区108和源区109的交叠区域相当，基本上所述多晶硅栅107的第一侧面都和阱区108和源区109的交叠、所述多晶硅栅107的第二侧面都和所述源极多晶硅105的交叠；较薄的所述多晶硅间隔离介质层106b和所述栅氧化层106a的厚度以及较大的交叠面积，使得Cgs1和Cgs2都具有较大的值，两者并联的Cgs的值为Cgs1和Cgs2的和，故Cgs的值也较大，因此如何降低Cgs是本申请关注的问题。

技术实现要素：

本发明所要解决的技术问题是提供一种屏蔽栅沟槽功率器件，能降低器件的栅源寄生电容，从改善器件的输入电容并提高器件的性能。为此，本发明还提供一种屏蔽栅沟槽功率器件的制造方法。

为解决上述技术问题，本发明提供的屏蔽栅沟槽功率器件的栅极结构包括：

形成于半导体衬底中的深沟槽，在所述深沟槽的底部表面和侧面形成有底部介质层。

在所述底部介质层顶部的所述深沟槽的侧面依次形成有栅介质层和多晶硅栅；所述底部介质层未将所述深沟槽完全填充，令所述深沟槽中所述底部介质层所围区域为底部沟槽以及所述多晶硅栅所围区域为顶部沟槽。

所述栅介质层和所述多晶硅栅的叠加宽度小于底部的所述底部介质层的宽度，所述顶部沟槽的宽度大于所述底部沟槽的宽度。

在所述底部沟槽中填充有源极多晶硅，所述源极多晶硅的顶部表面低于所述底部沟槽的顶部表面；第二介质层完全填充在所述源极多晶硅顶部的所述底部沟槽以及所述顶部沟槽中，所述第二介质层实现所述源极多晶硅以及所述多晶硅栅之间的隔离。

通过所述第二介质层减少所述源极多晶硅和所述多晶硅栅之间的寄生电容；所述第二介质层深入到所述底部沟槽中的深度越深所述源极多晶硅和所述多晶硅栅之间的寄生电容越小，所述第二介质层的宽度越大所述源极多晶硅和所述多晶硅栅之间的寄生电容越小。

进一步的改进是，所述半导体衬底为第一导电类型掺杂，在所述半导体衬底表面形成有第二导电类型的阱区，被所述多晶硅栅侧面覆盖的所述阱区表面用于形成沟道。

在所述阱区表面形成有第一导电类型重掺杂的源区。

在所述半导体衬底的正面还形成有层间膜、接触孔和正面金属层，源极和栅极由对所述正面金属层进行光刻刻蚀形成，所述源极通过接触孔和所述源区以及所述源极多晶硅接触，所述栅极通过接触孔和所述多晶硅栅接触。

漏区由形成于减薄后的所述半导体衬底背面的第一导电类型重掺杂区组成，在所述漏区的背面形成背面金属层作为漏极。

进一步的改进是，所述底部介质层为氧化层，所述第二介质层为氧化层，所述栅介质层为氧化层。

进一步的改进是，所述第二介质层由所述层间膜组成。

进一步的改进是，在和所述源区相接触的接触孔的底部形成有第二导电类型重掺杂的阱区接触区。

进一步的改进是，屏蔽栅沟槽功率器件为N型器件，第一导电类型为N型，第二导电类型为P型，所述半导体衬底为N型掺杂；或者，屏蔽栅沟槽功率器件为P型器件，第一导电类型为P型，第二导电类型为N型，所述半导体衬底为P型掺杂。

进一步的改进是，所述半导体衬底为硅衬底。

为解决上述技术问题，本发明提供的屏蔽栅沟槽功率器件的制造方法的栅极结构采用如下步骤形成：

步骤一、提供一半导体衬底，采用光刻刻蚀工艺在所述半导体衬底中形成深沟槽。

步骤二、在所述深沟槽的底部表面和侧面形成底部介质层；所述底部介质层未将所述深沟槽完全填充。

步骤三、进行多晶硅淀积形成第一多晶硅层将形成有所述底部介质层的所述深沟槽完全填充。

步骤四、进行多晶硅回刻，由回刻后的所述第一多晶硅层组成源极多晶硅；所述源极多晶硅位于所述深沟槽的底部并通过所述底部介质层和所述深沟槽表面隔离。

步骤五、采用淀积和回刻工艺在所述源极多晶硅顶部的所述深沟槽中形成第一掩模层；所述第一掩模层的顶部表面低于所述深沟槽的顶部表面。

步骤六、以所述第一掩模层为掩模对所述底部介质层进行回刻，回刻后的所述底部介质层位于所述深沟槽的底部，且所述源极多晶硅的顶部表面低于所述底部介质层的顶部表面；之后，去除所述第一掩模层。

步骤七、在所述底部介质层顶部的所述深沟槽的侧面依次形成栅介质层和多晶硅栅。

令所述深沟槽中所述底部介质层所围区域为底部沟槽以及所述多晶硅栅所围区域为顶部沟槽；所述栅介质层和所述多晶硅栅的叠加宽度小于底部的所述底部介质层的宽度，所述顶部沟槽的宽度大于所述底部沟槽的宽度。

步骤八、形成第二介质层将所述源极多晶硅顶部的所述底部沟槽以及所述顶部沟槽完全填充，所述第二介质层实现所述源极多晶硅以及所述多晶硅栅之间的隔离。

通过所述第二介质层减少所述源极多晶硅和所述多晶硅栅之间的寄生电容；所述第二介质层深入到所述底部沟槽中的深度越深所述源极多晶硅和所述多晶硅栅之间的寄生电容越小，所述第二介质层的宽度越大所述源极多晶硅和所述多晶硅栅之间的寄生电容越小。

进一步的改进是，步骤七中所述多晶硅栅采用多晶硅淀积加多晶硅回刻工艺形成。

进一步的改进是，所述半导体衬底为第一导电类型掺杂，栅极结构形成之后，还包括如下步骤：

步骤九、进行离子注入在所述半导体衬底中形成第二导电类型的阱区；进行第一导电类型重掺杂的源注入在所述阱区表面形成源区；对所述阱区和所述源区进行热退火推进工艺；被所述多晶硅栅侧面覆盖的所述阱区表面用于形成沟道。

步骤十、在所述半导体衬底正面形成层间膜、接触孔和正面金属层，对所述正面金属层进行光刻刻蚀形成源极和栅极，所述源极通过接触孔和所述源区以及所述源极多晶硅接触，所述栅极通过接触孔和所述多晶硅栅接触。

步骤十一、对所述半导体衬底背面进行减薄并形成第一导电类型重掺杂的漏区，在所述漏区的背面形成背面金属层作为漏极。

进一步的改进是，步骤十中所述接触孔的开口形成后、金属填充前，还包括在和所述源区相接触的接触孔的底部进行第二导电类型重掺杂注入形成阱区接触区的步骤。

进一步的改进是，所述底部介质层为氧化层，所述第二介质层为氧化层；所述栅介质层为氧化层，所述栅介质层采用热氧化工艺形成。

进一步的改进是，所述第二介质层由所述层间膜组成，此时，步骤八整合到步骤十的所述层间膜的形成工艺中，步骤七完成之后直接进行步骤九，在步骤十的所述层间膜的形成工艺中通过所述层间膜将所述源极多晶硅顶部的所述底部沟槽以及所述顶部沟槽完全填充并组成所述第二介质层。

进一步的改进是，屏蔽栅沟槽功率器件为N型器件，第一导电类型为N型，第二导电类型为P型，所述半导体衬底为N型掺杂；或者，屏蔽栅沟槽功率器件为P型器件，第一导电类型为P型，第二导电类型为N型，所述半导体衬底为P型掺杂。

进一步的改进是，所述半导体衬底为硅衬底。

本发明屏蔽栅沟槽功率器件对栅极结构做了特别设计，多晶硅栅采用分离侧栅结构，即一个深沟槽中包括两个形成于深沟槽的顶部的侧面的且互相隔离开的多晶硅栅结构，源极多晶硅则仅形成于深沟槽的底部，源极多晶硅并不填充于深沟槽两个侧面间的多晶硅栅之间，而是在深沟槽的侧面的多晶硅栅间填充第二介质层，且第二介质层深入到多晶硅栅的底部区域中即本发明定义的底部沟槽中，这样较厚的第二介质层能够很好的实现多晶硅栅和源极多晶硅之间的隔离且第二介质层深入到底部沟槽中的结构还能消除多晶硅栅和源极多晶硅之间的侧面交叠，这样能够大大减少源极多晶硅和多晶硅栅之间的寄生电容，该寄生电容和现有技术中的图1N的虚线圈115所对应Cgs2相对应，所以本发明能够减少Cgs2；且本发明能通过调节第二介质层深入到底部沟槽的深度以及第二介质层的宽度调节Cgs2的大小，第二介质层深入到底部沟槽中的深度越深所述源极多晶硅和多晶硅栅之间的寄生电容越小，第二介质层的宽度越大所述源极多晶硅和多晶硅栅之间的寄生电容越小。由上可知，本发明能降低器件的栅源寄生电容，从改善器件的输入电容并提高器件的性能。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1A-图1N是现有屏蔽栅沟槽功率器件的制造方法各步骤中的器件结构示意图；

图2是本发明实施例屏蔽栅沟槽功率器件结构示意图；

图3A-图3J是本发明实施例方法各步骤中的器件结构示意图。

具体实施方式

如图2所示，是本发明实施例屏蔽栅沟槽功率器件结构示意图，本发明实施例屏蔽栅沟槽功率器件的栅极结构包括：

形成于半导体衬底如硅衬底1中的深沟槽301，在所述深沟槽301的底部表面和侧面形成有底部介质层2。

在所述底部介质层2顶部的所述深沟槽301的侧面依次形成有栅介质层(未用标记标出)和多晶硅栅4；所述底部介质层2未将所述深沟槽301完全填充，令所述深沟槽301中所述底部介质层2所围区域为底部沟槽302以及所述多晶硅栅4所围区域为顶部沟槽303。

所述栅介质层和所述多晶硅栅4的叠加宽度小于底部的所述底部介质层2的宽度，所述顶部沟槽303的宽度大于所述底部沟槽302的宽度。

在所述底部沟槽302中填充有源极多晶硅3，所述源极多晶硅3的顶部表面低于所述底部沟槽302的顶部表面；第二介质层5完全填充在所述源极多晶硅3顶部的所述底部沟槽302以及所述顶部沟槽303中，所述第二介质层5实现所述源极多晶硅3以及所述多晶硅栅4之间的隔离。

通过所述第二介质层5减少所述源极多晶硅3和所述多晶硅栅4之间的寄生电容；所述第二介质层5深入到所述底部沟槽302中的深度越深所述源极多晶硅3和所述多晶硅栅4之间的寄生电容越小，所述第二介质层5的宽度越大所述源极多晶硅3和所述多晶硅栅4之间的寄生电容越小。比较图2和现有技术对应的图1N可知，本发明实施例的所述多晶硅栅4和所述源极多晶硅3之间间隔有比图1N中的多晶硅间隔离介质层106b更厚的所述第二介质层5，且通过将所述第二介质层5深入到所述底部沟槽302中，这样所述多晶硅栅4和所述源极多晶硅3的侧面之间不会直接交叠，所以本发明实施例的Cgs2即所述源极多晶硅3和所述多晶硅栅4之间的寄生电容会更小。

所述半导体衬底1为第一导电类型掺杂，在所述半导体衬底1表面形成有第二导电类型的阱区6，被所述多晶硅栅4侧面覆盖的所述阱区6表面用于形成沟道。

在所述阱区6表面形成有第一导电类型重掺杂的源区7。

在所述半导体衬底1的正面还形成有层间膜5、接触孔8和正面金属层9，源极和栅极由对所述正面金属层9进行光刻刻蚀形成，所述源极通过接触孔8和所述源区7以及所述源极多晶硅3接触，所述栅极通过接触孔8和所述多晶硅栅4接触。

漏区由形成于减薄后的所述半导体衬底1背面的第一导电类型重掺杂区组成，在所述漏区的背面形成背面金属层10作为漏极。

本发明实施例何种，所述底部介质层2为氧化层，所述第二介质层5为氧化层，所述栅介质层为氧化层。且所述第二介质层5由所述层间膜5组成，在图2中两者都采用标记5表示。

在和所述源区7相接触的接触孔8的底部形成有第二导电类型重掺杂的阱区接触区11。

本发明实施例中，屏蔽栅沟槽功率器件为N型器件，第一导电类型为N型，第二导电类型为P型，所述半导体衬底1为N型掺杂。在其它实施例中也能为：屏蔽栅沟槽功率器件为P型器件，第一导电类型为P型，第二导电类型为N型，所述半导体衬底1为P型掺杂。

由于本发明实施例能够提高Cgs2，而Cgs1能够保持和现有技术的相同，这样本发明实施例器件能降低由Cgs1和Cgs2并联形成的总的栅源寄生电容即Cgs。

如图3A至图3J所示，是本发明实施例方法各步骤中的器件结构示意图，本发明实施例屏蔽栅沟槽功率器件的制造方法的栅极结构采用如下步骤形成：

步骤一、如图3A所示，提供一半导体衬底1，采用光刻刻蚀工艺在所述半导体衬底1中形成深沟槽301。

较佳为，所述半导体衬底1为硅衬底。形成所述深沟槽301时采用硬质掩模层(HM)401，也即在光刻工艺之前先在所述半导体衬底1的表面形成所述硬质掩模层401，之后光刻定义出所述深沟槽301的形成区域，之后依次刻蚀所述硬质掩模层和所述半导体衬底1形成所述深沟槽301；之后去除所述硬质掩模层401。

步骤二、如图3B所示，在所述深沟槽301的底部表面和侧面形成底部介质层2；所述底部介质层2未将所述深沟槽301完全填充。

较佳为，所述底部介质层2为氧化层。

步骤三、如图3C所示，进行多晶硅淀积形成第一多晶硅层3将形成有所述底部介质层2的所述深沟槽301完全填充。

步骤四、如图3D所示，进行多晶硅回刻，由回刻后的所述第一多晶硅层3组成源极多晶硅3；所述源极多晶硅3位于所述深沟槽301的底部并通过所述底部介质层2和所述深沟槽301表面隔离。

步骤五、如图3E所示，采用淀积和回刻工艺在所述源极多晶硅3顶部的所述深沟槽301中形成第一掩模层402；所述第一掩模层402的顶部表面低于所述深沟槽301的顶部表面。较佳为，所述第一掩模层401直接采用光刻胶如正性光刻胶组成，通过光刻胶涂布和全面曝光加显影之后能形成所述第一掩模层401的结构。

步骤六、如图3F所示，以所述第一掩模层402为掩模对所述底部介质层2进行回刻，回刻后的所述底部介质层2位于所述深沟槽301的底部，且所述源极多晶硅3的顶部表面低于所述底部介质层2的顶部表面；之后，去除所述第一掩模层402。

步骤七、在所述底部介质层2顶部的所述深沟槽301的侧面依次形成栅介质层和多晶硅栅4。所述多晶硅栅4采用多晶硅淀积加多晶硅回刻工艺形成，首先、如图3G所示，进行多晶硅淀积形成所述多晶硅栅4所需厚度的多晶硅层4；之后、如图3H所示，进行多晶硅的回刻，回刻能自动将所述源极多晶硅3顶部的多晶硅层4以及所述深沟槽301外部的多晶硅层4去除，由保留于所述深沟槽301的顶部侧面的多晶硅层4组成所述多晶硅栅4。

较佳为，所述栅介质层为氧化层，所述栅介质层采用热氧化工艺形成。

令所述深沟槽301中所述底部介质层2所围区域为底部沟槽302以及所述多晶硅栅4所围区域为顶部沟槽303；所述栅介质层和所述多晶硅栅4的叠加宽度小于底部的所述底部介质层2的宽度，所述顶部沟槽303的宽度大于所述底部沟槽302的宽度。

步骤八、如图3J所示，形成第二介质层5将所述源极多晶硅3顶部的所述底部沟槽302以及所述顶部沟槽303完全填充，所述第二介质层5实现所述源极多晶硅3以及所述多晶硅栅4之间的隔离；

通过所述第二介质层5减少所述源极多晶硅3和所述多晶硅栅4之间的寄生电容；所述第二介质层5深入到所述底部沟槽302中的深度越深所述源极多晶硅3和所述多晶硅栅4之间的寄生电容越小，所述第二介质层5的宽度越大所述源极多晶硅3和所述多晶硅栅4之间的寄生电容越小。

本发明实施例方法中，所述半导体衬底1为第一导电类型掺杂，栅极结构形成之后，还包括如下步骤：

步骤九、如图3I所示，进行离子注入在所述半导体衬底1中形成第二导电类型的阱区6；进行第一导电类型重掺杂的源注入在所述阱区6表面形成源区7；对所述阱区6和所述源区7进行热退火推进工艺；被所述多晶硅栅4侧面覆盖的所述阱区6表面用于形成沟道。

步骤十、如图3J所示，在所述半导体衬底1正面形成层间膜5。本发明实施例方法中，所述第二介质层5由所述层间膜5组成，此时，步骤八整合到步骤十的所述层间膜5的形成工艺中，步骤七完成之后直接进行步骤九，在步骤十的所述层间膜5的形成工艺中通过所述层间膜5将所述源极多晶硅3顶部的所述底部沟槽302以及所述顶部沟槽303完全填充并组成所述第二介质层5。也即，上述步骤八不再单独进行，而是在步骤十中形成层间膜5时同时形成。

所述层间膜5形成之后，形成接触孔8和正面金属层9，对所述正面金属层9进行光刻刻蚀形成源极和栅极，所述源极通过接触孔8和所述源区7以及所述源极多晶硅3接触，所述栅极通过接触孔8和所述多晶硅栅4接触。

通常所述层间膜5为氧化层。

较佳为，所述接触孔8的开口形成后、金属填充前，还包括在和所述源区7相接触的接触孔8的底部进行第二导电类型重掺杂注入形成阱区接触区11的步骤。

步骤十一、对所述半导体衬底1背面进行减薄并形成第一导电类型重掺杂的漏区，在所述漏区的背面形成背面金属层10作为漏极。

本发明实施例方法形成的屏蔽栅沟槽功率器件为N型器件，第一导电类型为N型，第二导电类型为P型，所述半导体衬底1为N型掺杂。在其它实施例中也能为：屏蔽栅沟槽功率器件为P型器件，第一导电类型为P型，第二导电类型为N型，所述半导体衬底1为P型掺杂。

以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。