一种化合物半导体背金电容的结构及其制作方法与流程

本发明涉及半导体器件，特别是涉及一种化合物半导体背金电容的结构及其制作方法。

背景技术：

mim电容器作为存储电荷、耦合、滤波器件得到广泛的应用，在半导体集成电路的制作过程中其制作是一个重要的工艺环节。习知的mim电容器包括上、下电极板以及夹设于两者之间的介质层，且电容器的电容值和电极板的面积成正比。随着微电子技术的发展，为了改善半导体器件的整体性能以达到更快的运算速度、更大的数据存储量以及更多的功能，对电容器的容量要求日益提高。

习知的mim电容结构制作于半导体基底之上，为了增大电容器的容量，现有技术往往采用增大电容器电极板面积的方法，这显然增大了电容器占用集成电路的面积，制约了半导体器件的小型化，因而在确保性能的前提下减少电容所占面积的问题变得越来越重要。

技术实现要素：

本发明的目的在于克服现有技术之不足，提供一种化合物半导体背金电容的结构及其制作方法。

本发明解决其技术问题所采用的技术方案是：

一种化合物半导体背金电容的结构，包括晶片以及设置于晶片背面的mim电容；所述晶片包括化合物半导体基底以及设于所述基底正面的金属连线层，所述基底具有贯穿正面和背面的散热连接口，所述散热连接口暴露所述金属连线层；所述mim电容包括第一电极板、介质层和第二电极板，第一电极板、介质层和第二电极板依次层叠且分别沿所述散热连接口内壁延伸以覆盖所述散热连接口的底面和侧面并延伸至覆盖所述散热连接口周边所述基底的背面，其中第一电极板于所述散热连接口底面与所述金属连线层物理接触，第二电极板接地。

可选的，所述第一电极板和第二电极板分别包括依次层叠的阻挡金属层和导电金属层，其中阻挡金属层的厚度为20-100nm，导电金属层的厚度为400-1600nm。

可选的，所述阻挡金属层为tiw，导电金属层为au。

可选的，所述介质层的厚度为50-200nm。

可选的，所述介质层为sin。

可选的，所述第一电极板、第二电极板和介质层向所述散热连接口周边所述基底的背面延伸的长度依次递增。

可选的，所述第二电极板于封装结构中与封装支架连接以实现接地。

一种上述化合物半导体背金电容的制作方法，包括以下步骤：

1)提供完成正面制程的晶片，所述晶片包括化合物半导体基底以及设于所述基底正面的金属连线层；

2)将所述晶片用蜡以正面向下的方式贴合到衬底上；

3)研磨减薄后，通过光刻工艺于所述基底上形成贯穿正面和背面的散热连接口，所述散热连接口暴露所述金属连线层表面；

4)依次沉积形成覆盖所述散热连接口的底面和侧面并覆盖散热连接口周边的基底背面的第一电极板、介质层和第二电极板，以形成mim电容结构；

5)将晶片翻面后，剥离衬底并进行清洗；

6)第二电极板接地。

可选的，步骤4)包括以下子步骤：

a)沉积覆盖所述散热连接口的底面和侧面并覆盖基底背面的第一阻挡金属层，厚度为20-100nm；

b)沉积覆盖第一阻挡金属层的第一导电金属层，厚度为400-1600nm；

c)去除第一预设区域之外所述基底背面的第一阻挡金属层和第一导电金属层，剩余的第一阻挡金属层和第一导电金属层形成所述第一电极板，其中所述第一预设区域包括所述散热连接口及其周边所述基底的背面；

d)沉积形成覆盖第一电极板和基底背面的介质层，厚度为50-200nm；

e)沉积覆盖介质层的第二阻挡金属层，厚度为20-100nm；

f)沉积覆盖第二阻挡金属层的第二导电金属层，厚度为400-1600nm；

g)去除第二预设区域之外所述基底背面的第二阻挡金属层和第二导电金属层，剩余的第二阻挡金属层和第二导电金属层形成所述第二电极板，其中所述第二预设区域涵盖并大于所述第一预设区域。

可选的，所述第一导电金属层和/或第二导电金属层是先通过物理气相沉积100-600nm的金属层作为电镀种子，然后电镀300-1000nm的金属层制得。

本发明的有益效果是：

1.将mim电容设计在为了芯片散热使用的散热连接口中，借由连接口的侧面来增大极板的表面积，从而有效增大了电容量，相对于传统设于芯片表面的mim电容，本发明将其融合于晶片固有的结构中，在增大电容量的同时显著的减小了其在集成电路中所占的面积，实现了器件小型化。

2.将mim电容设置于散热连接口中并延伸到晶片背面，且该mim电容结构一个极板与晶片正面的金属连线层物理接触，另一极板接地，一方面无需另外设置引线结构即可实现mim电容的连线和控制，另一方面借由特殊的mim结构实现了散热，无需另外设置散热柱，简化了结构。

3.制作方法简单，适于实际生产应用。

附图说明

图1为一种化合物半导体背金电容的结构示意图。

图2为一种化合物半导体背金电容制作方法的工艺流程图，其中由a至u依次为各步骤所得到的结构示意图。

具体实施方式

以下结合附图及实施例对本发明作进一步详细说明。本发明的各附图仅为示意以更容易了解本发明，其具体比例可依照设计需求进行调整。文中所描述的图形中相对元件的上下关系，在本领域技术人员应能理解是指构件的相对位置而言，因此皆可以翻转而呈现相同的构件，此皆应同属本说明书所揭露的范围。此外，图中所示的元件及结构的个数，均仅为示例，并不以此对数目进行限制，实际可依照设计需求进行调整。

参考图1，一种化合物半导体背金电容的结构，包括晶片1以及设置于晶片1背面的mim电容2。晶片1已完成正面制程，包括化合物半导体基底11，基底11的正面制作有实现预设集成电路功能的若干元器件并布设有用于进行元器件连线、引线的金属连线层12。基底11的材料为三五族化合物，例如gaas等。基底11具有贯穿正面和背面的散热连接口13，所述散热连接口13暴露所述金属连线层12，使散热连接口13形成一面开口，与开口相对的一面为金属连线层12表面的槽状结构。

所述mim电容2包括第一电极板21、介质层22和第二电极板23，第一电极板21、介质层22和第二电极板23依次层叠且分别沿所述散热连接口13内壁延伸以覆盖所述散热连接口13的底面和侧面并延伸至覆盖所述散热连接口13周边所述基底11的背面，其中第一电极板21于所述散热连接口底面与所述金属连线层12物理接触，第二电极板23接地。mim电容2嵌入基底11之中，沿散热连接口13内壁延伸形成整体中部向散热连接口内凹陷的结构，其两个电极板的表面积除了包括覆盖散热连接口13底面以及周边基底11背面的面积，还包括覆盖散热连接口13侧面的面积，从而在占用相同芯片外部面积的情况下，增大了电极板的表面积，从而增加了电容量。由于散热连接口13的深度等于基底11的厚度，而基底11通常具有较大的厚度，因而其电容量的增加量较大。在后续封装结构中，所述第二电极板23于封装结构中与封装支架连接以实现接地。而第一电极板21于所述散热连接口13底面与所述金属连线层12物理接触，工作时，通过金属连线层12向第一电极板21施加电压即可，无需另外设置电极连接线路，简化了整体结构。

所述第一电极板21包括依次层叠的第一阻挡金属层211和第一导电金属层212，其中第一阻挡金属层211的厚度为20-100nm，第一导电金属层212的厚度为400-1600nm。第二电极板23结构和第一电极板21相同，亦包括第二阻挡金属层231和第二导电金属层232。其中第一导电金属层212和第二导电金属层232分别选用导电、导热性能好的金属，例如贵金属，第一阻挡金属层211和第二阻挡金属层231一方面用于阻挡贵金属向化合物半导体基底和介质层扩散；另一方面起到粘附的作用，提高了贵金属与化合物半导体基底和介质层的结合性能，避免剥离。此外，阻挡金属层亦需要有较好的导热性能。优选的，阻挡金属层为tiw，导电金属层为au。介质层的厚度为50-200nm，选用介质材料优选为导热性能好的sin。

所述第一电极板21、第二电极板23和介质层22向所述散热连接口13周边所述基底的背面延伸的长度依次递增。优选的，介质层22覆盖第一电极板21以及基底的全部背面，第二电极板23设于介质层22之上，且覆盖范围涵盖并包括第一电极板21。第一电极板21覆盖至散热连接口13周边基底的背面并与基底正面的金属连线层12物理接触，基底正面元器件产生的热量可借由第一电极板21传导至基底背面，起到了散热的作用。介质层22和第二电极板23均选用导热系数大的材料，进一步提高了散热效果，即mim电容2同时起到散热的作用，无需另外设置散热柱，简化了结构。此外，介质层22覆盖基底的全部背面，除作为mim电容的介质层之外，还起到了保护基底11的作用，减少在实际制造工艺过程中对于第一电极板的损伤，提高电容的可靠度。第二电极板23向基底背面延伸的长度大于第一电极板21，增大与底部封装支架的接触面，有利于电流导通和散热。通过上述结构的设置，以第一电极板的面积来控制电容的有效面积，减少变数，便于结构设计及分析。

参考图2，上述化合物半导体背金电容的制作方法，包括以下步骤：

1.参考图2a，三五族晶片完成正面制程，所述晶片包括化合物半导体基底gaas以及设于所述基底gaas正面的金属连线层m1。

2.参考图2b，将晶片用蜡wax以正面向下的方式贴合到蓝宝石晶片sapphire上。

3.参考图2c，在研磨减薄后，涂布散热连接口刻蚀需要掩膜的光阻pr。

4.参考图2d，通过曝光显影，制备连接口图形。

5.参考图2e，用干法刻蚀形成贯穿基底gaas正面和背面的散热连接口。

6.参考图2f，用n-甲基吡咯烷酮等化学药剂将光阻pr去除。

7.参考图2g，在晶片表面用物理气相沉积两层金属，tiw和au。tiw用来作为粘附和阻挡层，厚度在200a到1000a。au用来作为电镀种子，厚度在1000a到6000a。

8.参考图2h，用电镀方式在晶片表面制备一层au，厚度在3000a到10000a。

9.参考图2i，在晶片表面通过涂布，曝光和显影制备光阻图案，以制备电容的第一电极板。

10.参考图2j，用逆电镀的方式，将裸露在光阻外的au蚀刻。

11.参考图2k，用干法刻蚀的方式，将裸露在光阻外的tiw蚀刻。

12.参考图2l，用n-甲基吡咯烷酮等化学药剂将光阻去除。

13.参考图2m，在晶片表面用pecvd的方式沉积一层sin等介质材料作为电容电介质。厚度在500a到2000a。

14.参考图2n，在晶片表面用物理气相沉积两层金属，tiw和au。tiw用来作为粘附和阻挡层，厚度在200a到1000a。au用来作为电镀种子，厚度在1000a到6000a。

15.参考图2o，用电镀方式在晶片表面制备一层au，厚度在3000a到10000a。

16.参考图2p，在晶片表面通过涂布，曝光和显影制备光阻图案。以制备电容的第二电极板。此步骤的光阻图案覆盖范围小于步骤9的光阻图案，以使得到的第二电极板大于第一电极板。

17.参考图2q，用逆电镀的方式，将裸露在光阻外的au蚀刻。

18.参考图2r，用干法刻蚀的方式，将裸露在光阻外的tiw蚀刻。

19.参考图2s，用n-甲基吡咯烷酮等化学药剂将光阻去除。

20.参考图2t，将晶片翻面后，将蓝宝石剥离。

21.参考图2u，清洗后就形成本发明的目标结构。在封装结构中底部的au与支架形成连接，成为电容接地的一端。

上述实施例仅用来进一步说明本发明的一种化合物半导体背金电容的结构及其制作方法，但本发明并不局限于实施例，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均落入本发明技术方案的保护范围内。