一种晶圆倒装堆叠封装方法及结构与流程

本发明涉及晶圆封装领域，具体涉及一种晶圆倒装堆叠封装方法及结构。

背景技术：

一般的晶圆封装技术均是在x、y平面内实现的二维(two-dime,2d)封装。随着半导体行业向系统化、模块化、多功能化和高密度集成化发展，在二维封装基础上向z方向的空间发展，进行垂直连接，这就形成了三维(three-dime，3d)封装。系统级封装(systeminpackage，sip)是将多种功能芯片集成在一个封装内，从而实现一个完整的系统功能。3dsip是把多个裸芯片、封装芯片、多芯片组件甚至圆片进行层叠互连，构成立体封装，这种结构也称作叠层型3d封装。

硅通孔(throughsiliconvia，tsv)封装技术是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片之间互连的最新技术。与以往的ic封装键合和使用凸点的叠加技术不同，tsv能够使芯片在三维方向堆叠的密度大、外形尺寸小，并且大大改善芯片速度和低功耗的性能。

芯片叠层封装包括穿过芯片形成的贯穿电极，使芯片通过贯穿电极彼此电连接，贯穿电极通过硅通孔方式制得。然而，当层叠晶圆上芯片的焊盘位置不对应时，需要对焊盘进行重新布线以实现焊盘的对应，这种层叠封装方式存在工艺流程复杂、成本高、可靠性低的缺陷。

技术实现要素：

因此，本发明要解决的技术问题在于克服现有技术中晶圆倒装堆叠封装方式工艺流程复杂、成本高、可靠性低中至少之一的缺陷。

为此，本发明提供一种晶圆倒装堆叠封装方法，包括：将第一晶圆与载片晶圆进行键合，在第一晶圆与载片晶圆之间形成第一键合层，所述第一晶圆的第一焊盘位于所述第一键合层；将第二晶圆与所述第一晶圆进行键合，在所述第一晶圆与所述第二晶圆之间形成第二键合层，所述第二晶圆的第二焊盘位于所述第二键合层；在第二晶圆的表面制备第一凹槽，所述第一凹槽的底部延伸至所述第二焊盘；在所述第一凹槽的底部制备第二凹槽，所述第二凹槽的底部延伸至所述第一焊盘；在所述第二晶圆的表面、第一凹槽和第二凹槽内制备第一绝缘层，去除所述第一焊盘和所述第二焊盘上的所述第一绝缘层；在所述第一绝缘层表面制备线路层，所述线路层与所述第一焊盘和所述第二焊盘分别连接；在所述线路层表面制备第二绝缘层，在所述第二绝缘层上开窗，在所述开窗处制备凸点，所述凸点与所述线路层连接。

可选地，所述将第一晶圆与载片晶圆进行键合的步骤之后，还包括：在所述第一晶圆的表面进行减薄，将所述第一晶圆减薄至目标厚度。

可选地，所述将第二晶圆与所述第一晶圆进行键合的步骤之后，还包括：在所述第二晶圆的表面进行减薄，将所述第二晶圆减薄至目标厚度。

可选地，所述在所述线路层表面制备第二绝缘层，在所述第二绝缘层上开窗，在所述开窗处制备凸点，所述凸点与所述线路层连接的步骤之后，还包括：将所述第一晶圆、第二晶圆和载片晶圆切割，形成单颗半导体器件。

可选地，所述在第二晶圆的表面制备第一凹槽的步骤中，相邻第二焊盘对应的第一凹槽连通形成一个凹槽。

可选地，所述在第一晶圆的表面制备第二凹槽的步骤中，相邻第一焊盘对应的第二凹槽连通形成一个凹槽。

可选地，所述载片晶圆带空腔，所述第一焊盘位于所述空腔的外部。

本发明还提供一种使用上述方法制备的半导体器件。

本发明还提供一种半导体器件，包括依次层叠的载片、第一芯片和第二芯片以及用于将载片和第一芯片进行键合的第一键合层、用于将第一芯片和第二芯片进行键合的第二键合层，其中：在所述第一键合层上成型有与所述第一芯片连接的第一焊盘，在所述第二键合层上成型有与所述第二芯片连接的第二焊盘；在所述第二芯片内成型有延伸至第二焊盘的第一凹槽，所述第一凹槽的底部与所述第二焊盘连接，所述第一凹槽的底部有第二凹槽，所述第二凹槽的底部延伸至与所述第一焊盘连接，在所述第一凹槽与所述第二凹槽共同形成的腔的内壁及所述第二晶圆的表面上有第一绝缘层，所述第一绝缘层上有第一窗口，所述第一窗口位于所述第一焊盘和所述第二焊盘上，在所述第一绝缘层上有线路层，所述线路层与所述第一焊盘和所述第二焊盘连接，在所述线路层上有第二绝缘层，所述第二绝缘层上有第二窗口，在所述第二窗口处设置凸点，所述凸点与所述线路层连接。

可选地，所述第一凹槽的底部延伸至半导体器件边缘，所述第二凹槽的底部延伸至半导体器件边缘。

本发明技术方案，具有如下优点：

1.本发明提供的晶圆倒装堆叠封装方法，包括：将第一晶圆与载片晶圆进行键合，在第一晶圆与载片晶圆之间形成第一键合层，所述第一晶圆的第一焊盘位于所述第一键合层；将第二晶圆与所述第一晶圆进行键合，在所述第一晶圆与所述第二晶圆之间形成第二键合层，所述第二晶圆的第二焊盘位于所述第二键合层；在第二晶圆的表面制备第一凹槽，所述第一凹槽的底部延伸至所述第二焊盘；在所述第一凹槽的底部制备第二凹槽，所述第二凹槽的底部延伸至所述第一焊盘；在所述第二晶圆的表面、第一凹槽和第二凹槽内制备第一绝缘层，去除所述第一焊盘和所述第二焊盘上的所述第一绝缘层；在所述第一绝缘层表面制备线路层，所述线路层与所述第一焊盘和所述第二焊盘分别连接；在所述线路层表面制备第二绝缘层，在所述第二绝缘层上开窗，在所述开窗处制备凸点，所述凸点与所述线路层连接。该种晶圆倒装堆叠封装方法通过两次凹槽制备将两个晶圆的焊盘露出，之后经一次线路制备便可将两个晶圆的焊盘连接，这样可以简化工艺流程、提高可靠性、降低工艺难度和成本、减小封装尺寸。

2.本发明还提供的一种半导体器件，包括依次层叠的载片、第一芯片和第二芯片以及用于将载片和第一芯片进行键合的第一键合层、用于将第一芯片和第二芯片进行键合的第二键合层，其中：在所述第一键合层上成型有与所述第一芯片连接的第一焊盘，在所述第二键合层上成型有与所述第二芯片连接的第二焊盘；在所述第二芯片内成型有延伸至第二焊盘的第一凹槽，所述第一凹槽的底部与所述第二焊盘连接，所述第一凹槽的底部有第二凹槽，所述第二凹槽的底部延伸至与所述第一焊盘连接，在所述第一凹槽与所述第二凹槽共同形成的腔的内壁及所述第二晶圆的表面上有第一绝缘层，所述第一绝缘层上有第一窗口，所述第一窗口位于所述第一焊盘和所述第二焊盘上，在所述第一绝缘层上有线路层，所述线路层与所述第一焊盘和所述第二焊盘连接，在所述线路层上有第二绝缘层，所述第二绝缘层上有第二窗口，在所述第二窗口处设置凸点，所述凸点与所述线路层连接。这种半导体器件制备简单、可靠性高、封装尺寸小。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例1中晶圆倒装堆叠封装方法的流程图；

图2为本发明实施例1中晶圆倒装堆叠封装方法的优选方案的流程图；

图3-图17为本发明实施例1中晶圆倒装堆叠封装方法的具体步骤示意图；

图18为本发明实施例2中半导体器件的结构图；

图19为本发明实施例2中半导体器件的优选方案的结构图。

具体实施方式

下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

实施例1

本实施例提供一种晶圆倒装堆叠封装方法，堆叠的晶圆可以是2个，可以是3个，也可以是更多个，本实施例中堆叠晶圆的个数为2个，当然，在其它可实施例中，也可以是3个甚至更多个，如堆叠晶圆的个数为3个时，则需要进行3次凹槽的制备，如堆叠晶圆的个数为4个时，则需要进行4次凹槽的制备，线路层的制备仍可以通过一次制备即可完成堆叠晶圆的焊盘的连接，堆叠晶圆的个数根据所需合理选择即可。本实施例中堆叠晶圆的个数为2个，流程图如图1所示。作为本实施例的一个优选方案，流程图如图2所示，包括以下步骤：

s01：将第一晶圆20与载片晶圆10进行键合，在第一晶圆20与载片晶圆10之间形成第一键合层30，第一晶圆20的第一焊盘22位于第一键合层30。第一晶圆20内形成若干第一芯片单元21，如图3所示，第一芯片单元21具有两个第一焊盘22，在其它的实施方案中第一焊盘22还可以为一个或者多个；第一晶圆20和载片晶圆10键合方式，可以是溶解晶圆键合，可以是胶粘剂键合，也可以是金属-金属热压键合。在本实施例中，采用的是胶粘剂键合，胶粘剂键合由于堆叠晶圆表面之间没有直接接触，对晶圆表面粗糙程度要求低，相对于其它两种键合方式，操作简单、可控性高、生产成本低，如图4所示，第一晶圆20和载片晶圆10之间形成第一键合层30，当然，在其它可实施例中也可以采用其它键合方式，根据所需合理选择即可。第一焊盘的个数可以是一个，可以是两个，也可以是三个甚至更多个，在本实施例中，第一焊盘的个数设置为两个，如图4所示，当然，在其它可实施例中第一焊盘的个数也可以设置为其它值，根据需要合理设置即可。载片晶圆的材料可以是硅，也可以是玻璃，当然，在其它可实施例中也可以是其它材料，根据需要合理选择即可。载片晶圆可以为带空腔的结构，也可以为不带空腔的结构，当第一晶圆为mems晶圆或影像传感晶圆或其它需要载片晶圆具有空腔结构的晶圆时，载片晶圆设置为带空腔的结构,当然,在其它可实施例中载片晶圆可以为不带空腔的结构，如第一晶圆为cmos晶圆，根据需要合理设置即可。在本实施例中，第一晶圆为mems晶圆，载片晶圆10为带空腔的结构，如图4所示，第一焊盘22位于空腔11的外部；当然，在其它可选实施例中也可以为不带空腔的结构，如图5所示，根据需要合理选择即可。

s02：在第一晶圆20的表面进行减薄，将第二晶圆20减薄至目标厚度，如图6所示。晶圆减薄是对晶圆背面多余的基体材料去除一定的厚度，这样可以改善芯片散热效果，有利于后续的划片工作，也有利于减小封装尺寸。当然，如果晶圆的厚度合适，也可以不用减薄。

s03：将第二晶圆40与第一晶圆20进行键合，在第一晶圆20与第二晶圆40之间形成第二键合层50，第二晶圆40的第二焊盘42位于第二键合层50。第二晶圆40内形成若干第二芯片单元41，如图7所示，第二芯片单元41具有两个第二焊盘42，在其它的实施方案中第二焊盘42还可以为一个或者多个；第二晶圆40和第一晶圆20键合方式，可以是溶解晶圆键合，可以是胶粘剂键合，也可以是金属-金属热压键合。在本实施例中，采用的是胶粘剂键合，胶粘剂键合由于堆叠晶圆表面之间没有直接接触，对晶圆表面粗糙程度要求低，相对于其它两种键合方式，操作简单、可控性高、生产成本低，如图8所示，第二晶圆40和第一晶圆20之间形成第二键合层50，当然，在其它可实施例中也可以采用其它键合方式，根据所需合理选择即可。第二焊盘的个数可以是一个，可以是两个，也可以是三个甚至更多个，在本实施例中，第二焊盘的个数设置为两个，如图8所示，当然，在其它可实施例中第二焊盘的个数可以设置为其它值，根据需要合理设置即可。第二焊盘的个数可以与第一焊盘的个数一致，也可以不一致，在本实施例中，第二焊盘和第一焊盘的个数均设置为两个，如图8所示，当然，在其它可实施例中第二焊盘和第一焊盘的个数可以设置为其它值，如第一焊盘的个数设置为三个，第二焊盘的个数设置为两个，根据需要合理设置即可。

s04：在第二晶圆40的表面进行减薄，将第二晶圆减薄至目标厚度，如图9所示。晶圆减薄是对晶圆背面多余的基体材料去除一定的厚度，这样可以改善芯片散热效果，有利于后续的划片工作，也有利于减小封装尺寸。当然，如果晶圆的厚度合适，也可以不用减薄。

s05：在第二晶圆40的表面制备第一凹槽60，第一凹槽60的底部延伸至第二焊盘42，如图9所示。第一凹槽60的制备方法可以是刻蚀，可以是切割，不同的制备方法可操作性、成本及制备效果均不同，根据所需合理选择即可。在本实施例中，第一凹槽60的制备采用切割的方法，切割方式相对简单，操作可控性更高，当然，在其它可实施例中，也可以为其它制备方法，根据所需合理选择即可。第一凹槽60的大小和形状，根据需要合理设置即可。在本实施例中，相邻第二焊盘42对应的第一凹槽60连通形成一个凹槽，如图10所示，这样使第一晶圆露出的面积相对较大，便于第二凹槽的制备，当然，在其它可实施例中，也可以为不连通，如图11所示，根据所需合理选择即可。第一焊盘个数与第二焊盘个数可以一致，也可以不一致；当第一焊盘个数小于或等于第二焊盘个数时，第一凹槽的底部延伸至第二焊盘，个数相等时，在第一凹槽底部制备第二凹槽即可露出第一焊盘，第一焊盘个数较少时，仅需在与第一焊盘对应的第一凹槽底部制备第二凹槽；当第一焊盘个数大于第二焊盘个数时，还需要在与第二焊盘不对应的第一焊盘的位置上制备第一凹槽，此时的第一凹槽没有与之对应的第二焊盘，这样在第一凹槽的底部制备第二凹槽时第一焊盘全部露出。

s06：在第一凹槽60的底部制备第二凹槽70，第二凹槽70的底部延伸至第一焊盘22，如图12所示。第二凹槽70的制备方法可以是刻蚀，可以是切割，不同的制备方法可操作性、成本及制备效果均不同，根据所需合理选择即可。在本实施例中，第二凹槽70的制备采用切割的方法，切割方式相对简单，操作可控性更高，当然，在其它可实施例中，也可以为其它制备方法，根据所需合理选择即可。在本实施例中，相邻第一焊盘22对应的第二凹槽70连通形成一个凹槽，如图12所示，这样便于线路层的制备，使第一晶圆的第一焊盘与线路层的连接可靠性更高，当然，在其它可实施例中，也可以为不连通，如图13所示，可以先将位于第一焊盘22上方的第二键合层50去除，也可以不去除，因为在制备第二凹槽时，第二键合层会被同时去除，根据所需合理选择即可。第二凹槽70的大小和形状，可以如图12所示，也可以如图13所示，当然在其它实施例中也可以是其它形状，根据需要合理选择即可。

s07：在第二晶圆40的表面、第一凹槽60和第二凹槽70内制备第一绝缘层80，去除第一焊盘22和第二焊盘42上的第一绝缘层80，如图14所示。绝缘层可以采用化学气相淀积、等离子体增强化学气相淀积法等，绝缘层材料可以是sio2、si4o3、sioc、sicn等，在本实施例中，采用化学气相淀积方式制备第一绝缘层80，当然，在其它可实施例中，也可以采用其它方式制备第一绝缘层，如物理气相淀积，根据需要合理选择即可。

s08：在第一绝缘层表面制备线路层90，线路层90与第一焊盘22和第二焊盘42分别连接，如图15所示。

s09：在线路层表面制备第二绝缘层100，在第二绝缘层100上开窗，在开窗处制备凸点110，凸点110与线路层90连接,如图16所示。

s10：将经过上述步骤处理的第一晶圆、第二晶圆和载片晶圆切割，形成单颗半导体器件，如图17所示。

本发明提供的晶圆倒装堆叠封装方法，包括：将第一晶圆与载片晶圆进行键合，在第一晶圆与载片晶圆之间形成第一键合层，所述第一晶圆的第一焊盘位于所述第一键合层；将第二晶圆与所述第一晶圆进行键合，在所述第一晶圆与所述第二晶圆之间形成第二键合层，所述第二晶圆的第二焊盘位于所述第二键合层；在第二晶圆的表面制备第一凹槽，所述第一凹槽的底部延伸至所述第二焊盘；在所述第一凹槽的底部制备第二凹槽，所述第二凹槽的底部延伸至所述第一焊盘；在所述第二晶圆的表面、第一凹槽和第二凹槽内制备第一绝缘层，去除所述第一焊盘和所述第二焊盘上的所述第一绝缘层；在所述第一绝缘层表面制备线路层，所述线路层与所述第一焊盘和所述第二焊盘分别连接；在所述线路层表面制备第二绝缘层，在所述第二绝缘层上开窗，在所述开窗处制备凸点，所述凸点与所述线路层连接。该种晶圆倒装堆叠封装方法通过两次凹槽制备将两个晶圆的焊盘露出，之后经一次线路制备便可将两个晶圆的焊盘连接，这样可以简化工艺流程、提高可靠性、降低工艺难度和成本、减小封装尺寸。

此外，本实施例中还提供一种半导体器件，采用上述方法制备而成，通过上述方法制备出的半导体器件，可靠性高，封装尺寸小，整体性能好，且制备过程简单，生产效率高。

实施例2

本实施例中提供一种半导体器件，如图18所示，包括依次层叠的载片11、第一芯片21和第二芯片41以及用于将载片11和第一芯片21进行键合的第一键合层30、用于将第一芯片21和第二芯片41进行键合的第二键合层50，其中：在第一键合层30上成型有与第一芯片21连接的第一焊盘22，在第二键合层50上成型有与第二芯片41连接的第二焊盘42；在第二芯片41内成型有延伸至第二焊盘42的第一凹槽60，第一凹槽60的底部与第二焊盘42连接，第一凹槽60的底部有第二凹槽70，第二凹槽70的底部延伸至与第一焊盘22连接，在第一凹槽60与第二凹槽70共同形成的腔的内壁及第二芯片41的表面上有第一绝缘层80，第一绝缘层80上有第一窗口81，第一窗口81位于第一焊盘22和第二焊盘42上，在第一绝缘层80上有线路层90，线路层90与第一焊盘22和第二焊盘42连接，在线路层90上有第二绝缘层100，第二绝缘层100上有第二窗口101，在第二窗口101处设置凸点110，凸点110与线路层90连接。这种半导体器件制备简单、可靠性高、封装尺寸小。

作为上述半导体器件的优选结构，如图19所示，第一凹槽的底部延伸至半导体器件边缘，第二凹槽的底部延伸至半导体器件边缘，延伸至半导体器件边缘的凹槽面积大，凹槽表面平整度高、可靠性高。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。