存储器及其形成方法、半导体器件与流程

本发明涉及半导体技术领域，特别涉及一种存储器及其形成方法，以及半导体器件。

背景技术：

存储器通常包括存储电容器以及连接到所述存储元件的存储晶体管，所述存储电容器用来存储代表存储信息的电荷。所述存储晶体管中形成有源区、漏区和栅极，所述栅极用于控制所述源区和漏区之间的电流流动，并连接至字线导体，所述源区用于构成位线接触区，以连接至位线，所述漏区用于构成存储节点接触区，以连接至存储电容器。

在传统的存储器的制备方法中，通常包括定义有源区(activearea，aa)、定义字线导体(wordline，wl)、定义位线接触窗、定义位线(bitline，bl)以及定义存储节点接触窗等至少5道光刻工艺。因此，在制备过程中，需相应的提供对应该5道光刻工艺的5道光罩，例如，定义有源区的光罩可以为岛状光罩，定义字线导体和位线的光罩可以为线状光罩，以及定义位线接触窗和存储节点接触窗的光罩可以为接触孔光罩。

随着存储器尺寸的不断缩减，存储器中的各个组件的特征尺寸(例如，字线导体和位线的线宽、接触窗的开口尺寸等)也随之缩小，而这对于目前的光刻工艺而言，将是一项极大的挑战。并且，在执行多道光刻工艺时，不同光罩之间存在对准偏差的问题，从而在多道光罩相互叠加后相应的会使对应多道光罩的多次位移偏差相互叠加，进而会对存储器中的部分组件之间的电性连接造成影响。因此，在利用光刻工艺直接定义出存储节点接触窗时，将导致所形成的存储节点接触和存储节点接触区之间产生较大的位移偏差，进而使接触电阻过大。

由此可见，通过利用光刻工艺直接定义出对应存储节点接触区的接触窗以制备存储节点接触时，不仅仅是制备成本较大的问题，同时在多道光刻工艺的对准精度的限制下，使多道光罩在相互叠加时将产生更大的位移偏差。如此，不但会影响后续所形成的存储器的性能，并且也不利于实现组件尺寸的缩小。

技术实现要素：

本发明的目的在于提供一种存储器的形成方法，其有利于可减少光刻工艺的执行次数，节省成本，并能够减小存储节点接触和第二接触区之间的对准偏差。

本发明提供的存储器的形成方法，包括：

提供一衬底，所述衬底中定义有多个相对于第一方向倾斜延伸的有源区，所述有源区上定义有一用于形成第一接触区的第一区域和多个用于形成第二接触区的第二区域，多个所述第二区域延伸在所述有源区的延伸方向上且位于所述第一区域的两侧；

形成一字线掩膜在所述衬底上，所述字线掩膜中形成有多个对应字线导体且沿所述第一方向延伸的开口；

形成多条字线导体在对应所述开口的所述衬底中，在所述字线导体的两侧分布有多个沿所述第一方向排布的所述第二区域；

对准所述形成一第一隔离线在所述衬底上，所述第一隔离线填充所述开口以覆盖所述字线导体，所述第一隔离线沿着所述第一方向延伸，用于构成一在所述字线掩膜中的第一隔离屏障；

形成多个对应位线的位线沟槽在所述衬底上的所述字线掩膜中，所述位线沟槽交错地穿越所述第一隔离线；

形成多条位线在所述位线沟槽中，所述位线的表面低于所述位线沟槽的顶表面，所述位线与相应的有源区相交，以使所述相应的有源区中的所述第一接触区连接至所述位线上，其中，分布在所述字线导体的同一侧的多个所述第二区域中，两个相邻的所述第二区域分别位于所述位线的两侧；

对准所述位线形成一第二隔离线在所述衬底上，所述第二隔离线填充所述位线沟槽以覆盖所述位线，所述第二隔离线沿着所述第二方向延伸，并与所述位线共同用于构成一在所述字线掩膜中的第二隔离屏障；

以所述第二隔离屏障和所述第一隔离屏障为二次掩膜，局部去除所述字线掩膜以暴露出所述第二接触区，所述第一隔离屏障和所述第二隔离屏障相交以共同界定出多个接触窗，每一所述第二接触区对应一个所述接触窗；以及，

形成一导电层在所述衬底上，所述导电层填充所述接触窗用于构成存储节点接触。

可选的，所述第二隔离屏障的表面不低于所述第一隔离屏障的表面，所述导电层对准地填充在所述接触窗中，以构成所述存储节点接触。

可选的，所述导电层的形成方法包括：

填充所述导电材料层于所述接触窗并覆盖所述第一隔离屏障和所述第二隔离屏障；以及，

去除所述导电材料层中位于所述第一隔离屏障顶部和位于所述第二隔离屏障顶部的部分，使剩余的所述导电材料层仅填充在所述接触窗中以形成所述导电层，所述导电层构成所述存储节点接触；其中，

在部分去除所述导电材料层时，利用所述第一隔离屏障和所述第二隔离屏障为刻蚀停止层执行回刻蚀工艺；或者，利用所述第一隔离屏障和所述第二隔离屏障为研磨停止层执行化学机械研磨工艺。

可选的，所述第二隔离线的形成方法包括：

形成一第二隔离材料层在所述衬底上，所述第二隔离材料层填充所述位线沟槽并覆盖所述字线掩膜；以及，

去除所述第二隔离材料层中位于所述字线掩膜顶部的部分，使剩余的所述第二隔离材料层仅填充在所述位线沟槽中，以构成覆盖所述位线的所述第二隔离线；其中，

在部分去除所述第二隔离材料层时，利用所述字线掩膜为研磨停止层执行化学机械研磨工艺；或者，利用所述字线掩膜为刻蚀停止层执行回刻蚀工艺。

可选的，所述第二隔离屏障的表面低于所述第一隔离屏障的表面，两条相邻的所述第一隔离屏障之间的间隔界定出一沿着所述第一方向延伸的凹槽，所述导电层填充在所述凹槽中，并且所述导电层覆盖所述第二隔离屏障，使位于同一所述凹槽中的多个所述接触窗中的所述导电层相互连接。

可选的，所述导电层的形成方法包括：

填充所述导电材料层于所述凹槽并覆盖所述第一隔离屏障和所述第二隔离屏障；以及，

去除所述导电材料层中位于所述第一隔离屏障顶部的部分，使剩余的所述导电材料层仅填充在所述凹槽中以构成所述导电层，所述导电层覆盖所述第二隔离屏障，使位于同一所述凹槽中的多个所述接触窗中的所述导电层相互连接；其中，

在部分去除所述导电材料层时，利用所述第一隔离屏障为刻蚀停止层执行回刻蚀工艺；或者，利用所述第一隔离屏障为研磨停止层执行化学机械研磨工艺。

可选的，所述第二隔离线的形成方法包括：

形成一隔离层在所述衬底上，所述隔离层覆盖所述位线沟槽的底部和侧壁以覆盖所述位线；

形成一掩膜盖层在所述隔离层上并填充所述位线沟槽，所述掩膜盖层的表面低于所述第一隔离线的表面，位于所述位线沟槽中的所述掩膜盖层和所述隔离层构成所述第二隔离线。

可选的，在形成所述导电层之前，还包括去除所述掩膜盖层；以及，在形成所述导电层之后，所述导电层覆盖所述第二隔离线的所述隔离层。

可选的，所述掩膜盖层为一导电材料层，在形成所述导电层之后，所述导电层覆盖所述第二隔离线的所述隔离层和所述掩膜盖层，其中，所述导电层和所述掩膜盖层共同用于构成所述存储节点接触。

可选的，所述第一隔离线对准的覆盖所述字线导体，其形成方法包括：：

利用所述字线掩膜为掩膜刻蚀所述衬底，以形成一对应所述开口的字线沟槽在所述衬底中；

形成字线导体在所述字线沟槽中，且所述字线导体的表面不高于所述字线沟槽的顶表面；以及，

形成所述第一隔离线在所述开口中并延伸至所述字线沟槽中，以覆盖所述字线导体。

可选的，所述第一隔离线的形成方法包括：

形成一第一隔离材料层在所述衬底上，所述第一隔离材料层填充所述开口并覆盖所述字线掩膜；以及，

去除所述第一隔离材料层中位于所述字线掩膜顶部的部分，使剩余的所述第一隔离材料层仅填充在所述开口中，以构成所述第一隔离线；其中，

在部分去除所述第一隔离材料层时，利用所述字线掩膜为研磨停止层执行化学机械研磨工艺；或者，利用所述字线掩膜为刻蚀停止层执行回刻蚀工艺。

可选的，所述字线掩膜包括一形成在所述衬底上的掩膜底层和一形成在所述掩膜底层上的掩膜牺牲层；在局部去除所述字线掩膜之后，部分所述掩膜底层被保留并覆盖所述接触窗中的所述第一区域中的所述第一接触区，以及，所述掩膜牺牲层被去除，以预留出所述存储节点接触的形成空间。

可选的，所述掩膜底层、所述第一隔离线和所述第二隔离线的刻蚀选择比小于1：3：3。

可选的，所述位线在所述第二隔离屏障交错所述第一隔离屏障的第一区段具有第一厚度，所述位线在所述第二隔离屏障未交错所述第一隔离屏障的第二区段具有第二厚度，所述第一厚度小于所述第二厚度。

可选的，在形成所述位线沟槽之后，还包括：

形成一间隔绝缘层在所述位线沟槽的侧壁上，其中，所述间隔绝缘层、所述位线和所述第二隔离线共同构成所述第二隔离屏障。

基于以上所述的存储器的形成方法，本发明还提供了一种存储器，包括：

一衬底，所衬底中定义有多个相对于第一方向倾斜延伸的有源区，所述有源区上形成有一第一接触区和多个第二接触区，多个所述第二接触区延伸在所述有源区的延伸方向上且位于所述第一接触区的两侧；

多条字线导体，形成在所述衬底中并沿着所述第一方向延伸，用以区隔所述第一接触区与所述第二接触区；

多条第一隔离线，形成在所述衬底上并对准地覆盖所述字线导体以用于构成一第一隔离屏障，且所述第一隔离屏障的表面高于所述衬底的表面；

多条位线，形成在所述衬底上并沿着第二方向延伸，所述位线与相应的有源区相交，以使所述相应的有源区中的所述第一接触区连接至所述位线上，其中，分布在所述字线导体的同一侧的多个所述第二接触区中，两个相邻的所述第二接触区分别位于所述位线的两侧；

多条第二隔离线，形成在所述衬底上并对准地覆盖所述位线，所述位线和所述第二隔离线共同用于构成一第二隔离屏障，所述第一隔离屏障和所述第二隔离屏障相交以共同界定出多个接触窗，每一所述第二接触区对应一个所述接触窗；以及，

多个存储节点接触，由一导电层形成在所述衬底上并填充所述接触窗构成。

可选的，所述第二隔离屏障的表面不低于所述第一隔离屏障的表面，所述存储节点接触对准地填充在所述接触窗中，所述存储节点接触在所述衬底上的边界由所述第一隔离屏障与所述第二隔离屏障所界定。

可选的，所述存储器还包括一掩膜底层，所述掩膜底层形成在所述衬底上并连接所述第一隔离线，用以遮盖所述第一接触区对应在所述接触窗中的部位。

可选的，所述掩膜底层、所述第一隔离线和所述第二隔离线的刻蚀选择比小于1：3：3。

可选的，所述位线在所述第二隔离屏障交错所述第一隔离屏障的第一区段具有第一厚度，所述位线在所述第二隔离屏障未交错所述第一隔离屏障的第二区段具有第二厚度，所述第一厚度小于所述第二厚度。

可选的，所述存储器还包括：

一间隔绝缘层，至少覆盖所述位线的侧壁，且所述间隔绝缘层、所述位线和所述隔离线共同构成所述第二隔离屏障。

此外，本发明提供了一种半导体器件，包括：

一衬底，所述衬底上形成有多个第一引出区；

多条第一隔离屏障，形成在所述衬底上，在所述第一隔离屏障的两侧分布有多个沿着所述第一隔离屏障的延伸方向排布的所述第一引出区；

多条第二隔离屏障，形成在所述衬底上，并与所述第二隔离屏障相交以共同界定出多个接触窗，每一所述第一引出区对应一个所述接触窗；以及，

多个导电接触，由一导电层形成在所述衬底上并填充所述接触窗构成。

可选的，所述第二隔离屏障的表面不低于所述第一隔离屏障的表面，所述导电层对准地填充在所述接触窗中，以构成所述导电接触。

可选的，所述衬底上还形成有多个第二引出区，所述第二隔离屏障包括一导体层和一覆盖所述导体层的顶部和侧壁的绝缘层，在所述第二隔离屏障的延伸方向上，多个所述第二引出区连接至相应的所述导体层上。

在本发明提供的存储器的形成方法中，在利用字线掩膜形成字线导体之后，保留字线掩膜并自对准地形成第一隔离线，以构成一对应字线导体的第一隔离屏障。以及，在形成位线之后，利用位线沟槽自对准地形成第二隔离线，从而可结合位线用于构成第二隔离屏障，进而在相交的第一隔离屏障和第二隔离屏障的限定下，可自定义的界定出对应有第二接触区的接触窗，如此，即可在该接触窗中形成与第二接触区电性连接的存储节点接触。即，本发明提供的形成方法中，不需要利用光刻工艺，即可定义出对应第二接触区的接触窗，减少了光刻工艺的执行次数，有利于简化工艺并节省制备成本，并且还可改善多道光刻工艺之间的对准偏差的问题，使后续所形成的存储节点接触和存储节点接触区之间具备较小的接触电阻。

进一步的，本发明提供的形成方法中，还可调整第一隔离屏障和第二隔离屏障的高度差，使第二隔离屏障表面低于第一隔离屏障的表面，从而利用两个相邻的第一隔离屏障所界定出的凹槽，可自对准地形成沿着预定方向(第一隔离屏障的延伸方向)延伸并连续的导电层。从而，在利用所述导电层制备存储节点接触时，可相应的使所形成的存储节点接触沿着预定方向延伸。进一步的，使形成在相邻的凹槽中的存储节点接触沿着相反的方向延伸，进而构成交错排布的存储节点接触。

附图说明

图1为本发明实施例一中的存储器的形成方法的流程示意图；

图2a为本发明实施例一中的存储器的形成方法在其执行步骤s110时的俯视图；

图2b为图2a所示的本发明实施例一中的存储器的形成方法在其执行步骤s110时沿aa’、bb’和cc方向的剖面图；

图3a为本发明实施例一中的存储器的形成方法在其执行步骤s120时的俯视图；

图3b和图3c为图3a所示的本发明实施例一中的存储器的形成方法在其执行步骤s120过程中沿aa’、bb’和cc方向的剖面图；

图4a为本发明实施例一中的存储器的形成方法在其执行步骤s130时的俯视图；

图4b为图4a所示的本发明实施例一中的存储器的形成方法在其执行步骤s130时沿aa’、bb’和cc方向的剖面图；

图5a为本发明实施例一中的存储器的形成方法在其执行步骤s140时的俯视图；

图5b和图5c为图5a所示的本发明实施例一中的存储器的形成方法在其执行步骤s140过程中沿aa’、bb’和cc方向的剖面图；

图6a为本发明实施例一中的存储器的形成方法在其执行步骤s150时的俯视图；

图6b为图6a所示的本发明实施例一中的存储器的形成方法在其执行步骤s150时沿aa’、bb’和cc方向的剖面图；

图7a为本发明实施例一中的存储器的形成方法在其执行步骤s160时的俯视图；

图7b为图7a所示的本发明实施例一中的存储器的形成方法在其执行步骤s160时沿aa’、bb’和cc方向的剖面图；

图8a为本发明实施例一中的存储器的形成方法在其执行步骤s170时的俯视图；

图8b为图8a所示的本发明实施例一中的存储器的形成方法在其执行步骤s180时沿aa’、bb’和cc方向的剖面图；

图9为本发明实施例二中的存储器的形成方法的流程示意图；

图10a为本发明实施例二中的存储器的形成方法在其执行步骤s150’时的俯视图；

图10b为图10a所示的本发明实施例二中的存储器的形成方法在其执行步骤s150’时沿aa’、bb’和cc方向的剖面图。

图11a为本发明实施例二的存储器的形成方法中在其执行步骤s160’时的俯视图；

图11b为图11a所示的本发明实施例二的存储器的形成方法中在其执行步骤s160’时沿aa’、bb’和cc方向的剖面图；

图12a为本发明实施例二中的存储器的形成方法在其执行步骤s170’时的俯视图；

图12b为图12a所示的本发明实施例二中的存储器的形成方法在其执行步骤s170’时沿aa’、bb’和cc方向的剖面图；

图13a为本发明实施例三中的存储器的俯视图；

图13b为图13a所示的本发明实施例三中的存储器沿aa’、bb’和cc方向的剖面图；

图14a为本发明实施例四中的存储器的俯视图；

图14b为图14a所示的本发明实施例四中的存储器沿aa’、bb’和cc方向的剖面图；

图15a为本发明实施例五中的半导体器件的俯视图；

图15b为图15a所示的本发明实施例五中的半导体器件沿aa’、bb’和cc方向的剖面图；

图16为本发明实施例六中的半导体器件的俯视图；

其中，附图标记如下：

100/200-衬底；

110/210-有源区；

111-第一区域；

111a/211a-位线接触区；

112-第二区域；

112a/212a-存储节点接触区；

120/220-隔离结构；

130-字线掩膜；

130a-开口；

140/240-字线导体；

140a-字线沟槽；

141-栅介质层；

142-栅极电极层；

150/250-第一隔离线；

151/251-第一隔离屏障；

152/252-凹槽；

160/260-位线；

160a-位线沟槽；

170/170’/270/270’-间隔绝缘层；

180/180’/280/280’-第二隔离线；

180a’/280a’-隔离层；

180b’/280b’-掩膜盖层；

181/181’/281/281’-第二隔离屏障；

190/190’/290/290’-导电层；

190a/190a’/290a/290a’-接触窗；

192/292-导电层分割线；

300-衬底；

310-第一引出区；

320-第一隔离屏障；

321-凹槽；

330/330’-第二隔离屏障；

340/340’-接触窗；

350/350’-导电层；

360-第二引出区。

具体实施方式

承上所述，在传统的存储器的形成方法中需利用多道光刻工艺，从而在存储器的制备中需花费较高的成本，同时在多道光罩的重叠和对准偏差的情况下，不仅容易导致器件中部分组件之间的接触异常的问题，并且也不利于实现存储器尺寸的缩减。

为此，发明提供一种存储器的形成方法，包括：

提供一衬底，所述衬底中定义有多个相对于第一方向倾斜延伸的有源区，所述有源区上定义有一用于形成第一接触区的第一区域和多个用于形成第二接触区的第二区域，多个所述第二区域延伸在所述有源区的延伸方向上且位于所述第一区域的两侧；

形成一字线掩膜在所述衬底上，所述字线掩膜中形成有多个对应字线导体且沿所述第一方向延伸的开口；

形成多条字线导体在对应所述开口的所述衬底中，在所述字线导体的两侧分布有多个沿所述第一方向排布的所述第二区域；

对准所述字线导体形成一第一隔离线在所述衬底上，所述第一隔离线填充所述开口以覆盖所述字线导体，所述第一隔离线沿着所述第一方向延伸，用于构成一在所述字线掩膜中的第一隔离屏障；

形成多个对应位线的位线沟槽在所述衬底上的所述字线掩膜中，所述位线沟槽交错地穿越所述第一隔离线；

形成多条位线在所述位线沟槽中，所述位线的表面低于所述位线沟槽的顶表面，所述位线与相应的有源区相交，以使所述相应的有源区中的所述第一接触区连接至所述位线上，其中，分布在所述字线导体的同一侧的多个所述第二区域中，两个相邻的所述第二区域分别位于所述位线的两侧；

对准所述位线形成一第二隔离线在所述衬底上，所述第二隔离线填充所述位线沟槽以覆盖所述位线，所述第二隔离线沿着所述第二方向延伸，并与所述位线共同用于构成一在所述字线掩膜中的第二隔离屏障；

以所述第一隔离屏障和所述第二隔离屏障为二次掩膜，局部去除所述字线掩膜以暴露出所述第二接触区，所述第一隔离屏障和所述第二隔离屏障相交以共同界定出多个接触窗，每一所述第二接触区对应一个所述接触窗；以及，

形成一导电层在所述衬底上，所述导电层填充所述接触窗用于构成存储节点接触。

本发明提供的存储器的形成方法中，在形成字线导体后，可直接利用定义字线导体的字线掩膜自对准地形成一覆盖字线导体的第一隔离线，所述第一隔离线构成一第一隔离屏障；以及，在形成位线之后，利用位线与位线沟槽之间的高度差，自对准地形成覆盖位线的第二隔离线，利用所述第二隔离线和位线构成一第二隔离屏障；从而在利用第一隔离线和第二隔离线为掩膜去除所述字线掩膜后，可形成由第一隔离屏障和第二隔离屏障所界定出的多个接触窗，并且每一所述第二接触区对应一个所述接触窗。即，在自对准形成的第一隔离屏障和第二隔离屏障的界定下能够直接定义出对应存储节点接触的接触窗。

与传统的利用光刻工艺定义出存储节点接触窗的方法相比，本发明提供的存储器的形成方法中在定义存储节点接触的接触窗时，不需要再额外利用一道光刻工艺，减少了光刻工艺的执行次数，有利于简化工艺并节省制备成本，同时可改善多道光刻工艺而产生的位移偏差的问题。

以下结合附图和具体实施例对本发明提出的存储器及其形成方法、半导体器件作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

实施例一

图1为本发明实施例一中的存储器的形成方法的流程示意图，如图1所示，本实施例示出的存储器的形成方法中，直接利用由第一隔离屏障和第二隔离屏障所界定出的接触窗，并在第一隔离屏障和第二隔离屏障的限定下，可使导电层对准地填充在所述接触窗中，以构成存储节点接触。与传统的方法相比，本实施例中，在定义对应存储节点接触的接触窗时，不需要在额外利用一道光刻工艺。以下结合附图1对本实施例中的存储器的形成方法进行详细说明。

图2a为本发明实施例一中的存储器的形成方法在其执行步骤s110时的俯视图，图2b为图2a所示的本发明实施例一中的存储器的形成方法在其执行步骤s110时沿aa’、bb’和cc方向的剖面图。其中，图2b中的aa’方向上的剖面图即为在有源区的延伸方向上的有源区的剖面图；图2b中的bb’方向上的剖面图即为对应后续需形成的字线导体位置的剖面图；图2b中的cc’方向上的剖面图即为对应相邻的字线导体之间的剖面图。

在步骤s110中，参考图2a和图2b所示，提供一衬底100，所述衬底100上定义有多个相对于第一方向倾斜延伸的有源区110，所述有源区110上定义有一用于形成第一接触区的第一区域111和多个用于形成第二接触区的第二区域112；多个所述第二区域112延伸在所述有源区110的延伸方向上且位于所述第一区域111的两侧。其中，所述第一区域的面积大于等于后续所形成的第一接触区的面积；以及第二区域的面积大于等于后续所形成的第二接触区的面积。本实施例中，所述第一接触区为对应位线接触的位线接触区111a，用于连接至位线，所述第二接触区为对应存储接触节点接触的存储节点接触区112a，用于连接至存储电容器。

进一步的，本实施例中，一个有源区110中定义有一个第一区域111和两个第二区域112，所述第一区域111位于所述有源区110的在垂直于其延伸方向上的中心线位置，两个所述第二区域112位于所述第一区域111的两侧。

具体的参考图2a所示，所述有源区11沿着z方向延伸。具体的，所述有源区的延伸方向(z方向)与第一方向之间的锐角夹角可以为50°～70°，例如为60°。进一步的，本实施例中，多个所述有源区110呈多行排布，有源区110倾斜延伸，因此在同一行有源区110中可使相邻的有源区110在垂直于行方向的投影具有部分重合，如此一来，可有利于提高有源区阵列的密集程度。

继续参考图2a和图2b所示，所述衬底100中还形成有多个隔离结构120，所述隔离结构120位于有源区110的外围，用于对相邻的有源区110进行隔离。也可以理解的是，通过形成所述隔离结构120进而定义出所述有源区110。其中，所述隔离结构120可以为沟槽隔离结构。

进一步的，所述有源区110用于形成存储单元，所述存储单元例如为存储晶体管。在后续的工艺制程中，可对所述第一区域111和第二区域112的衬底执行离子掺杂工艺，以分别形成离子掺杂区，对应第一区域111的离子掺杂区可构成所述存储晶体管的源区，进而可构成存储器的第一接触区111a；对应第二区域112的离子掺杂区可构成所述存储晶体管的漏区，进而可构成存储器的第二接触区112a。其中，所述离子掺杂工艺可以在形成字线导体之前执行，也可以在形成字线导体之后执行。

本实施例中，在制备字线导体之前，先在有源区110的衬底中形成位线接触区111a和存储节点接触区112a。如图2b所示，可通过执行离子掺杂工艺，同时在第一区域111的衬底中形成位线接触区111a，以及在第二区域的112的衬底中形成存储节点接触区112a。当然，在其他实施例中，在形成字线导体之后的后续步骤中，当暴露出第一区域111的衬底时，即可执行掺杂工艺以形成位线接触区111a，以及当暴露出第二区域112的衬底时，即可执行掺杂工艺以形成存储节点接触区112a。

图3a为本发明实施例一中的存储器的形成方法在其执行步骤s120时的俯视图，图3b和图3c为图3a所示的本发明实施例一中的存储器的形成方法在其执行步骤s120过程中沿aa’、bb’和cc方向的剖面图。

在步骤s120中，具体参考图3a-图3c所示，形成一字线掩膜130在所述衬底100上，所述字线掩膜130中形成有多个对应字线导体且沿第一方向(y方向)延伸的开口130a，并形成多条字线导体140在对应所述开口130a的所述衬底100中，在所述字线导体140的两侧分布有多个沿所述第一方向排布的所述第二区域112。

其中，所述字线掩膜130不仅用于定义出字线导体140的图形，并且，在本发明提供的形成方法中，在形成字线导体140之后仍保留所述字线掩膜130，从而可利用所述字线掩膜130的开口130a自对准地形成第一隔离线。具体参考图3a所示，在形成所述字线导体140之后，则可使多个第二区域112被布置在所述字线导体140的两侧，从而在利用所述字线掩膜130自对准地在字线导体140上形成所述第一隔离线后，即可利用所述第一隔离线使字线导体140两侧的第二区域112相互隔离。

以及，在后续制备位线时，所述字线掩膜130还可为位线提供一形成基底，使对应位线的部分位线沟槽形成在所述字线掩膜130中，因此，所述字线掩膜130的高度将间接决定位线沟槽的深度。基于此，本实施例中，可形成具有预定高度的字线掩膜130，从而使后续形成在字线掩膜130中的部分位线沟槽的深度值大于后续所形成的位线的高度值，即，位线不会完全填充整个位线沟槽，进而可利用位线上方的位线沟槽自对准地填充隔离材料。其中，所述字线掩膜130的预定高度可根据实际状况进行调整，例如可根据位线的高度的进行调整等。

此外，本实施例中，所述字线掩膜130还可进一步作为后续的刻蚀停止层或研磨停止层。即，后续在位线上沉积隔离材料时，部分的隔离材料会覆盖所述字线掩膜130，此时，可在字线掩膜130的阻挡下，利用回刻蚀工艺或化学机械研磨工艺去除字线掩膜130顶部的隔离材料。在此过程中，由于字线掩膜130具备预定高度，所述预定高度界定出在研磨工艺(或回刻蚀工艺)之后的位线和位线顶部的隔离材料的总高度，因此，利用具备预定高度的字线掩膜130作为研磨停止层(或刻蚀停止层)，不仅可使字线掩膜130顶部的隔离材料能够被完全去除，同时还可确保位线沟槽的深度，确保位线上方仍然覆盖有隔离材料，避免了位线沟槽中的隔离材料被完全去除。

进一步的，所述字线掩膜130可利用光刻工艺和刻蚀工艺形成，例如：首先，在所述衬底100上形成掩膜材料层；接着，利用光刻工艺，在所述掩膜材料层上形成一图形化的光刻胶，所述图形化的光刻胶对应后续需形成的字线导体的图形；再接着，利用刻蚀工艺，以所述光刻胶为掩膜刻蚀所述掩膜材料层以形成字线掩膜130，使所形成的字线掩膜130中形成有对应字线导体的开口130a。可选的方案中，在形成所述字线掩膜130之后，可进一步执行灰化工艺去除所述光刻胶。

此外，所述字线掩膜130可以为多层结构。本实施例中，所述字线掩膜130分别包括一掩膜底层131和一掩膜牺牲层132。所述掩膜底层131覆盖所述衬底，不仅可用于构成字线掩膜，并且在后续的工艺中还被局部保留，用于遮盖第一区域111中的第一接触区111a显露在接触窗190a中的部分。所述掩膜牺牲层132用于预留后续所形成的存储节点接触的部分形成空间。在制备多层结构的字线掩膜130时，可相应的依次形成多层材料层在所述衬底上，多层材料层构成所述掩膜材料层，从而可直接利用一道光刻工艺依次对多层材料层进行刻蚀。

本实施例中，所述字线导体140为掩埋字线，即所述字线导体140的表面不高于所述衬底100的表面。进一步的，使所述字线导体140的表面低于所述衬底的表面。具体的，所述字线导体140通过字线掩膜130所定义出的字线导体的图形，并结合刻蚀工艺和沉积工艺形成，包括：

第一步骤，具体参考图3a和图3b所示，形成字线掩膜130在所述衬底100上，所述字线掩膜130上形成有多个开口130a以暴露出对应字线导体的所述衬底100；本实施例中，需形成的字线导体140为沿着第一方向(y方向)延伸，因此，所述开口130a相应的也沿着第一方向延伸；

第二步骤，继续参考图3b所示，以所述字线掩膜130为掩膜刻蚀所述衬底100，以形成一字线沟槽140a在所述衬底100中，所述字线沟槽140a即对应所述开口130a；

第三步骤，具体参考图3a和图3c所示，在所述字线沟槽140a中填充字线材料，以形成沿所述第一方向(y方向)延伸的字线导体140；具体的，所述字线材料包括一栅介质层141和一栅极电极层142，所述栅介质层141形成在所述字线沟槽140a的侧壁和底部，所述栅极电极层142形成在所述栅介质层141上并填充所述字线沟槽140a；其中，所述栅介质层141例如为氧化层、氮化层或氮氧化层等，所述栅极电极层142例如可以为多晶硅层或者金属层等；

第四步骤，为确保所形成的字线导体140的表面不高于所述衬底100的表面，则在沉积有字线材料之后，还可进一步对所述字线材料执行回刻蚀工艺，以控制所形成的字线导体140的高度，即，使最终所形成的字线导体140的表面不高于所述字线沟槽140a的顶表面。

由于所述字线导体140的表面不高于所述字线沟槽140a的顶表面，从而，在后续的工艺中，可直接利用字线掩膜130的开口130a和字线沟槽140a，自对准地在字线导体140上形成第一隔离线，不仅可确保所形成的第一隔离线能够完全覆盖所述字线导体140，避免字线导体140的侧壁被暴露出，以防止字线导体140与后续所形成的位线接触以及存储节点接触电连接。

此外，如图3a所示，所形成的字线导体140与有源区110相交，从而可使有源区110上的存储晶体管的栅极结构连接至相应的字线导体140上。本实施例中，存储晶体管的栅极结构和所述字线导体同时形成，即，位于有源区110中的字线材料同时构成存储晶体管的栅极结构和字线导体。进一步的，所述栅极结构形成在所述第一区域111和所述第二区域112之间。

图4a为本发明实施例一中的存储器的形成方法在其执行步骤s130时的俯视图，图4b为图4a所示的本发明实施例一中的存储器的形成方法在其执行步骤s130时沿aa’、bb’和cc方向的剖面图。

在步骤s130中，具体参考图4a和图4b所示，对准所述字线导体140形成一第一隔离线150在所述衬底100上，所述第一隔离线150填充所述开口130a以覆盖所述字线导体140。具体的，所述第一隔离线150对准覆盖所述字线导体140并沿着第一方向(y方向)延伸，以构成一在所述字线掩膜130中的第一隔离屏障。

具体参考图4b所示，所述第一隔离线150填充开口130a并延伸至字线沟槽140a中，以覆盖所述字线导体140，从而可对字线导体140进行更好的电性隔离。并且，所述第一隔离线150填充所述开口130a，即，所述第一隔离线150的表面高于衬底100的表面。

此外，在后续所形成的对应位线的位线沟槽中，由于位线沟槽会交错地穿越所述第一隔离线150，从而会使所形成的位线也相应的与第一隔离线150交错相交，因此，为进一步确保后续所形成的第二隔离线能够对准的覆盖位线150，还可对第一隔离线150的高度进行调整。具体的，可使第一隔离线150的高度高于后续所形成的位线的高度，例如，可使所述第一隔离线150的表面不低于所述字线掩膜130的表面，本实施例中，使所述第一隔离线150的表面和所述字线掩膜130的表面齐平或接近齐平(例如，二者的高度差小于字线掩膜高度的10％)。

本实施例中，可结合化学机械研磨工艺形成与所述字线掩膜130等高的第一隔离线150，其形成方法例如为：首先，沉积第一隔离材料层在所述衬底100上，所述第一隔离材料层填充所述字线沟槽140a和所述开口130a，并覆盖所述字线掩膜130；接着，去除位于所述字线掩膜130顶部的所述第一隔离材料层，使剩余的所述第一隔离材料层仅填充在所述开口中，以构成所述第一隔离线150。其中，在去除位于所述字线掩膜130顶部的所述第一隔离材料层时，可利用所述字线掩膜130作为研磨停止层执行化学机械研磨工艺；或者，也可以利用所述字线掩膜130为刻蚀停止层执行回刻蚀工艺。具体的，可根据所述第一隔离材料层和所述字线掩膜130的材质选择相应的去除方式，例如，当所述第一隔离材料层的材质为氧化硅，所述字线掩膜130靠近顶部部分的材质氮化硅时，则可利用化学机械研磨工艺去除部分所述第一隔离材料层；当所述第一隔离材料层的材质为氮化硅，所述字线掩膜130靠近顶部部分的材质为氧化硅时，则可利用回刻蚀工艺去除部分所述第一隔离材料层。

图5a为本发明实施例一中的存储器的形成方法在其执行步骤s140时的俯视图，图5b和图5c为图5a所示的本发明实施例一中的存储器的形成方法在其执行步骤s140过程中沿aa’、bb’和cc方向的剖面图。

在步骤s140中，具体参考图5a-图5c所示，形成多个对应位线且沿第二方向(x方向)延伸的位线沟槽160a在所述衬底100上的所述字线掩膜130中，所述位线沟槽160a交错地穿越所述第一隔离线150，，并形成多条位线160在所述位线沟槽160a中，所述位线160的表面低于所述位线沟槽160a的顶表面，所述位线160与相应的有源区110相交，以使所述相应的有源区110中的所述位线接触区111a连接至所述位线160上，其中，分布在所述字线导体140的同一侧的多个所述第二区域112中，两个相邻的所述第二区域112分别位于所述位线160的两侧。

即，字线掩膜130构成一用于制备位线160的基底，进而可在所述基底上形成位线沟槽160a，并在所述位线沟槽160a中形成位线160，所述位线沟槽160a交错地穿越所述第一隔离线150，相应的，可使所形成的位线160交错穿越所述第一隔离线150。

如图5a所示，在两条相邻的所述字线导体140之间，相邻的所述第二区域112分别位于所述位线160的两侧。具体的说，所述字线导体140沿着第一方向延伸，从而在垂直于第一方向上的两个相邻的第二区域112分别位于字线导体140的两侧，以及，所述位线160的延伸方向与所述字线导体140的延伸方向相交(第一方向和第二方向相交)，从而使沿着第一方向排布的两个相邻的第二区域112分别位于所述位线160的两侧。即，对应字线导体140的区域和对应位线160的区域相互交错，以界定出多个对应存储节点接触区112a的空间。

如上所述，本实施例中，通过调整字线掩膜130和位线160的高度，以使所形成的位线160的表面低于所述位线沟槽160a的顶表面，从而可利于预留出的位线沟槽160a自对准地在位线160顶部形成一对应位线160的第二隔离线，对准覆盖在位线160上方的第二隔离线可用于对位线160进行电性隔离。

此外，参考图5c所示，所形成的位线160交错穿越所述第一隔离线150，并且，位线160的底部高于所述第一隔离线150的底部，从而可利用所述第一隔离线150对位线160和字线140进行隔离。优选的方案中，可进一步对位线160中的不同区段的厚度进行调整，确保字线140和位线160之间保持一绝缘距离，具体的，所述位线160在所述第二隔离屏障181交错所述第一隔离屏障151的第一区段具有第一厚度，所述位线160在所述第二隔离屏障181未交错所述第一隔离屏障151的第二区段具有第二厚度，所述第一厚度小于所述第二厚度。即，使所述位线160中对应字线140位置的第一区段的厚度，小于所述位线160中不对应字线位置的第二区段的厚度，从而在第一区段和第二区段的表面高度齐平的基础上，可使第一区段的位线与字线之间具备较大的绝缘距离。

具体参考图5a所示，可直接利用光刻工艺和蚀刻工艺以形成所述位线沟槽160a。与位线图形相对应的，所述位线沟槽160a与相应的有源区110相交，以使所述相应的有源区110中的所述位线接触区111a能够通过所述位线沟槽160a暴露出，进而使位线接触区111a连接至位线160上。此外，在暴露出位线接触111a之后，还包括在位线接触区111a上形成位线接触，所述位线接触与所述位线接触区111a电性连接，进而所述位线接触区111a通过所述位线接触连接至所述位线160。

继续参考图5b和图5c所示，本实施例中，通过一次光刻工艺同时形成对应位线接触和位线160的位线沟槽160a，从而可进一步在形成位线160的同时形成位线接触。可以理解的是，本实施例中，部分位线直接构成所述位线接触，即对应所述位线接触区111a的位线构成所述位线接触。其中，所述位线160可包括一扩散阻挡层和一导电层。

进一步的，在形成位线160之前，还包括形成间隔绝缘层170在所述位线沟槽160a的侧壁上，利用所述间隔绝缘层170使后续所形成的存储节点接触和位线160电性隔离。其中，所述间隔绝缘层170可结合沉积工艺和回刻蚀工艺形成，具体包括：首先，沉积一绝缘材料层在所述衬底上，所述绝缘材料层覆盖所述字线掩膜130和第一隔离线150的顶部，并覆盖所述位线沟槽160a的底部和侧壁；接着，利用回刻蚀工艺，去除位于字线掩膜130和第一隔离线150顶部的绝缘材料层，以及去除位于位线沟槽160a底部的绝缘材料层，并保留位于位线沟槽160a侧壁上的绝缘材料层，以构成所述间隔绝缘层170。

图6a为本发明实施例一中的存储器的形成方法在其执行步骤s150时的俯视图，图6b为图6a所示的本发明实施例一中的存储器的形成方法在其执行步骤s150时沿aa’、bb’和cc方向的剖面图。

在步骤s150中，具体参考图6a和图6b所示，对准所述位线140形成一第二隔离线180在所述衬底100上，所述第二隔离线180填充所述位线沟槽160a以覆盖所述位线160，其中，所述第二隔离线180沿着所述第二方向(x方向)延伸，并与所述位线共同用于构成一在所述字线掩膜130中的第二隔离屏障181。本实施例中，所述第二隔离屏障181的表面不低于第一隔离屏障151的表面。

如上所述，对应字线导体的区域和对应位线的区域相互交错，以界定出多个对应有存储节点接触区112a的空间，相应的，所述第一隔离屏障151和所述第二隔离屏障181相交，以共同界定出多个对应有所述存储节点接触区112a的区域。

参考图6a和图6b所示，在位线沟槽160a的侧壁上还形成有间隔绝缘层170，因此，本实施例中，所述间隔绝缘层170、位线160和所述第二隔离线180共同组合以构成所述第二隔离屏障181。其中，所述第二隔离线180可采用一绝缘材料形成，并可结合平坦化工艺自对准地形成第二隔离线180在所述位线沟槽160a中。具体的：

首先，沉积一第二隔离材料层在所述衬底100上，所述第二隔离材料层填充位线沟槽160a，并覆盖字线掩膜130和第一隔离线150的顶部；其中，所述第二隔离材料层可采用与所述第一隔离材料层相同的材质形成，例如，所述第二隔离材料层和所述第一隔离材料层可均采用氮化硅构成；

接着，结合图6a和图6b所示，去除位于所述字线掩膜130顶部的第二隔离材料层，使剩余的第二隔离材料层仅填充在所述位线沟槽160a中，以构成所述第二隔离线180。进一步的，可利用回刻蚀工艺或化学机械研磨工艺去除部分第二隔离材料层，在此过程中，所述字线掩膜130可作为刻蚀停止层或研磨停止层，使回刻蚀过程或研磨过程能够自动的停止在字线掩膜130的顶部位置，此时，剩余的第二隔离材料层的表面与所述字线掩膜130的表面齐平，即所述第二隔离线180的表面与所述字线掩膜130的表面齐平。

即，本实施例中，在形成第一隔离线150和第二隔离线180时，可均利用字线掩膜130作为研磨停止层或刻蚀停止层，以执行相应的研磨工艺或回刻蚀工艺，进而使所形成的第一隔离线150和第二隔离线180的表面齐平。

图7a为本发明实施例一中的存储器的形成方法在其执行步骤s160时的俯视图，图7b为图7a所示的本发明实施例一中的存储器的形成方法在其执行步骤s160时沿aa’、bb’和cc方向的剖面图。

在步骤s160中，具体参考图7a和图7b所示，以所述第二隔离屏障181和所述第一隔离屏障151为二次掩膜，局部去除所述字线掩膜以暴露出所述存储节点接触区112a，所述第一隔离屏障151和所述第二隔离屏障181相交以共同界定出多个接触窗190a，每一所述第二接触区112a对应一个所述接触窗190a。。即，在局部去除字线掩膜后，存储节点接触区112a通过所述接触窗190a暴露出。

其中，所述第二隔离屏障181的表面不低于所述第一隔离屏障151的表面，本实施例中，所述第二隔离屏障181的表面和所述第一隔离屏障151的表面齐平。因此，由所述第二隔离屏障181和所述第一隔离屏障151所界定出的接触窗190a在各个方向上的侧壁高度均一致。

本实施例中，所述字线掩膜包括掩膜底层和掩膜牺牲层，因此，在该步骤中，可使掩膜牺牲层和部分掩膜底层被去除，从而界定出存储节点接触的形成区域。其中，未被去除的部分掩膜底层，用于覆盖所述接触窗190a中的所述第一区域111中的第一接触区111a，即，在可能的情况下，接触窗190a会对应部分第一区域111，以及会进一步对应第一区域111中的部分第一接触区111a，此时，可利用保留下的掩膜底层覆盖对应所述接触窗190a的第一接触区111a，避免后续所形成的存储节点接触与位线接触区电性连接。

进一步的，在执行刻蚀工艺以局部去除字线掩膜使，对所述掩膜底层、第一隔离线和第二隔离线的刻蚀选择比相近(例如，所述掩膜底层、所述第一隔离线和所述第二隔离线的刻蚀选择比小于1：3：3)，进一步的，掩膜底层可采用与第一隔离线和第二隔离线相同的材质形成，例如均为氮化硅。

图8a为本发明实施例一中的存储器的形成方法在其执行步骤s170时的俯视图，图8b为图8a所示的本发明实施例一中的存储器的形成方法在其执行步骤s180时沿aa’、bb’和cc方向的剖面图。

在步骤s170中，具体参考图8a和图8b所示，形成一导电层190在所述衬底100上，所述导电层190对准地填充在所述接触窗190a中，以构成所述存储节点接触。

如上所述，每一所述第二接触区对应一个所述接触窗190a，因此，每一所述存储节点接触区112a也与自对准地填充在所述接触窗190a中的导电层190相对应，进而可直接构成所述存储节点接触，并且相邻的存储节点接触之间通过所述第一隔离屏障151和所述第二隔离屏障181相互隔离。

其中，所述导电层190可利用沉积工艺和化学机械研磨工艺形成，或利用沉积工艺和回刻蚀工艺形成。具体可参考如下方法：

首先，形成一导电材料层在所述衬底100上，所述导电材料层填充所述接触窗190a并覆盖所述第一隔离屏障151和第二隔离屏障181；

接着，去除位于所述第一隔离屏障151顶部的所述导电材料层和位于所述第二隔离屏障181顶部的所述导电材料层，使剩余的导电材料层仅填充在所述接触窗190a中以形成所述导电层190，在形成有存储节点接触区112a的接触窗中的所述导电层190构成所述存储节点接触；其中，在去除部分导电材料层时，可利用所述第一隔离屏障151和所述第二隔离屏障181为刻蚀停止层执行回刻蚀工艺；此外，本实施例中，所述第一隔离屏障151和所述第二隔离屏障181的表面齐平，因此，也可直接利用平坦化工艺形成所述导电层，例如，可利用所述第一隔离屏障151和所述第二隔离屏障181为研磨停止层执行化学机械研磨工艺。

可见，通过自对准形成的接触窗190a，并利用第一隔离屏障151和第二隔离屏障181作为刻蚀停止层或研磨停止层，能够自对准地在接触窗190a中形成导电层190以构成存储节点接触。与传统的制备工艺相比，本发明提供的形成方法中，不需要在额外的利用一道光刻工艺定义出对应存储节点接触的接触窗，节省了一道光刻工艺，有利于简化工艺并节省制备成本。并且，避免过多的光罩在相互叠加时出现的多重偏移偏差的叠加，有利于提高所形成的存储节点接触与存储节点接触区之间的对准精度，同时，与传统的利用光刻工艺定义出的孔状接触窗相比，本实施例中，在第一隔离屏障和第二隔离屏障的界定下，使存储节点接触的边界能够延伸至第一隔离屏障和第二隔离屏障的侧壁位置，大大增加了存储节点接触的面积，有利于减小存储节点接触和存储节点接触区之间的接触电阻。

实施例二

与实施例一的区别在于，本实施例的存储器的形成方法中，对应字线导体的第一隔离屏障的表面高于对应位线的第二隔离屏障的表面，从而可利用第一隔离屏障自对准地形成一连续的导电层，所述导电层沿着第一方向延伸，进而在制备存储节点接触时，有利于调整存储节点接触的延伸方向。与传统的形成方法相比，本实施例中，不需要利用光刻工艺额外形成一再分配层以对存储节点接触的延伸方向进行调整，有利于简化工艺。

图9为本发明实施例二中的存储器的形成方法的流程示意图，如图9所示，在本实施例中，对应位线的第二隔离屏障的表面低于所述第一隔离屏障的表面，即，第二隔离线的表面也相应的低于所述第一隔离线的表面。因此，在形成第二隔离线之前的步骤(包括，步骤s110-步骤s140)与实施例一类似，可直接参考上述实施例(参考图2a-5c所示)，此处不做赘述。本实施例中仅针对形成位线之后的步骤(步骤s150’-步骤s170’)进行详细说明，其中，形成位线之后的衬底的结构可参考图5a-图5c所示。此外，在形成表面低于第一隔离线的第二隔离线时，可以在去除字线掩膜之前(即，步骤s160’之前)，直接形成具有较低表面的第二隔离线；也可以在去除字线掩膜之后(即，步骤s160’之后)，接着对第二隔离线进行刻蚀，以调整第二隔离线的高度。本实施例中，以在去除字线掩膜之前直接形成具有较低表面的第二隔离线为例，进行解释说明。

图10a为本发明实施例二中的存储器的形成方法在其执行步骤s150’时的俯视图，图10b为图10a所示的本发明实施例二中的存储器的形成方法在其执行步骤s150’时沿aa’、bb’和cc方向的剖面图。需说明的是，图10a中仅示意性的示出了部分的有源区。

在步骤s150’中，具体参考图10a和图10b所示，形成一第二隔离线180’在所述衬底100上，所述第二隔离线180’填充所述位线沟槽160a以覆盖所述位线160，所述第二隔离线180’沿着所述第二方向(x方向)延伸，并与所述位线160共同用于构成一第二隔离屏障181’，且所述第二隔离屏障181’的表面低于所述第一隔离屏障151的表面。

其中，所述第一隔离线150沿着所述第一方向(y方向)延伸用于构成所述第一隔离屏障151，由于所述第二隔离屏障181’的表面低于所述第一隔离屏障151的表面，因此，两条相邻的第一隔离屏障151可界定出一沿着第一方向(y方向)延伸的空间，在后续的工艺中，可在所述空间中自对准地形成一沿着第一方向(y方向)延伸的连续的导电层。

此外，所述第二隔离线180’可以为单层结构也可以为叠层结构，本实施例中采用叠层结构的第二隔离线180’。具体的，所述第二隔离线180’的形成方法可参考如下步骤：

第一步骤，形成一隔离层180a’在所述衬底100上，所述隔离层层180a’覆盖所述位线沟槽160a的底部和侧壁以覆盖所述位线160；

第二步骤，填充一掩膜盖层180b’在位线沟槽中，所述掩膜盖层180b’的表面低于所述第一隔离线150的表面，具体可利用回刻蚀工艺调整所述掩膜盖层180b’的高度，位于所述位线沟槽160a中的所述掩膜盖层180b’和所述隔离层180a’构成所述第二隔离线180’。

其中，还可在形成掩膜盖层180b’之后，进一步利用所述掩膜盖层180b’定义出所述隔离层180a’的高度，即在形成掩膜盖层180b’之后，以所述掩膜盖层180b’为刻蚀停止层执行回刻蚀工艺去除部分隔离层180a’，使剩余的隔离层180a’仅形成在位线沟槽160a中，并不高于所述掩膜盖层180b’。

继续参考图10a和图10b所示，与实施例一类似的，本实施例中，所述间隔绝缘层170’、第二隔离线180’和所述位线160共同构成所述第二隔离屏障181’，因此，在该步骤中，还可相应的对间隔绝缘层170’进行刻蚀，并使间隔绝缘层170’的表面不高于所述掩膜盖层180b’的表面，进而确保所述第二隔离屏障181’的表面低于所述第一隔离屏障151的表面。

图11a为本发明实施例二的存储器的形成方法中在其执行步骤s160’过程中的俯视图，图11b为图11a所示的本发明实施例二的存储器的形成方法中在其执行步骤s160’过程中沿aa’、bb’和cc方向的剖面图。

步骤s160’中，具体参考图11a和图11b所示，以所述第二隔离线180a’和所述第一隔离线150为掩膜，去除所述字线掩膜以暴露出所述第二接触区112a，其中，两条相邻的所述第一隔离屏障151之间的间隔界定出一沿着所述第一方向(y方向)延伸的凹槽152，所述凹槽152中对应有多个顶部相互连通的所述接触窗190a’。所述接触窗190a’由第一隔离屏障151和第二隔离屏障181’相交而界定出。

即，与实施例一的区别在于，本实施例中，由于第一隔离屏障151的表面高于所述第二隔离屏障181’的表面，因此，由第一隔离屏障151和第二隔离屏障181’所界定出的接触窗190a’中，所述接触窗190a’在第一方向(y方向)的侧壁高度小于其在第二方向(x方向)上的侧壁高度，即，在第一方向上相邻的接触窗190a’的顶部相互连通。

图12a为本发明实施例二中的存储器的形成方法在其执行步骤s170’时的俯视图，图12b为图12a所示的本发明实施例二中的存储器的形成方法在其执行步骤s170’时沿aa’、bb’和cc方向的剖面图。

在步骤s170’中，具体参考图12a和图12b所示，形成一导电层190’在所述衬底100上，所述导电层190’填充在所述凹槽152中，并且位于同一所述凹槽152中的多个所述接触窗190’中的所述导电层190’相互连接。即，在同一凹槽152中，所述导电层190’覆盖所述第二隔离屏障181’，以使多个位于所述接触窗190’中的所述导电层190’相互连接，所述导电层190’用于后续形成存储节点接触。

如图12a所示，在所述凹槽152中，所述导电层190’沿着第一方向连续延伸，此外，由于第二隔离线180’的表面低于所述第一隔离线150的表面，因此，在第一隔离线180’和第二隔离线150相交的区域上也覆盖有所述导电层190’。

本实施例中，所述导电层190’可利用沉积工艺和平坦化工艺形成，所述平坦化工艺例如为化学机械研磨工艺或回刻蚀工艺。具体的，所述导电层190’的形成步骤包括：

步骤一，形成一导电材料层在所述衬底100上，所述导电材料层100填充所述凹槽152并覆盖所述第一隔离屏障151和所述第二隔离屏障181’；

步骤二，可利用平坦化工艺，去除位于所述第一隔离屏障151顶部的所述导电材料层，使剩余的所述导电材料层仅填充在所述凹槽152中以构成所述导电层190’，且所述导电层190’覆盖所述第二隔离屏障181’，使位于同一所述凹槽152中的多个所述接触窗190a’中的所述导电层190’相互连接；在该步骤中，可利用所述第一隔离屏障151作为刻蚀停止层执行回刻蚀工艺，以使导电材料层仅形成在凹槽152中，或者，也可利用所述第一隔离屏障151为研磨停止层执行化学机械研磨工艺等。

可选的方案中，在形成所述导电层190’之前，还可先去除所述第二隔离线180’中的掩膜盖层180b’，接着再形成所述导电层190’，此时，所述导电层190’覆盖所述第二隔离线180’中的隔离层180a’，从而可使凹槽152中两个相邻的接触窗190a’之间的导电层190’具有较大的连接空间，确保所述导电层190’能够在凹槽152中形成一连续的膜层。当然，由于第二隔离线180’的表面低于所述第一隔离线150，因此，也可以不去除所述掩膜盖层180b’，只要所形成的导电层190’能够在凹槽152中形成一连续的膜层即可。

本实施例中，保留掩膜盖层180b’，从而使所形成的导电层190’覆盖所述第二隔离线180’中的掩膜盖层180b’。进一步的，所述掩膜盖层180b’可采用一导电材料形成，且所述掩膜盖层180b’的导电材料和所述导电层190’的导电材料相同，从而在形成所述导电层190’之后，所述掩膜盖层180b’与所述导电层190’可相互连接以共同用于形成存储节点接触。

本实施例所提供的存储器的形成方法中，可在界定出对应有第二接触区的接触窗的基础上，进一步利用第一隔离屏障和第二隔离屏障的高度差，使在第一隔离屏障所界定出的凹槽中，对应有多个顶部相互连通的接触窗，进而可在该凹槽中形成一沿第一方向延伸的连续的导电层。如此一来，在对所述导电层利用相关的分割技术制备存储节点接触时，可直接对存储节点接触的延伸方向进行调整，以便于进一步对后续所形成的电容器的排布方式进行调整。

例如，可参考图12a所示，其中导电层分割线192示意性的示出一种对导电层190’的分割方法，即，通过相应的分割技术，使分割后的各个导电层190’之间相互断开，并且与第二接触区(存储节点接触区112a)对应连接的导电层190’构成存储节点接触。此外，可使位于同一凹槽152中的对应不同接触窗190a’的存储节点接触在第一方向上沿着同一方向延伸，而位于相邻的凹槽152中存储节点接触可在第一方向上沿着相反方向延伸，进而使所形成的存储节点接触相互交错排布。

在传统的存储器的形成方法中，为便于与后续所形成的电容器的排布方式相契合，通常需结合光刻工艺在衬底上形成一再分配层，从而利用所述再分配层对存储节点接触的延伸方向进行调整。由此可见，与传统的方法相比，本实施例提供的形成方法中，可利用导电层直接形成存储节点接触并对存储节点接触的延伸方向进行调整，而不需要再额外形成一再分配层，可减少光刻工艺的执行次数，有利于简化工艺。

实施例三

本发明还提供了一种存储器，所述存储器中的对应存储节点接触的接触窗直接由对应字线导体的第一隔离屏障和对应位线的第二隔离屏障界定出，从而使所界定出的接触窗的边界分别延伸至靠近位线和靠近字线导体的侧壁位置，因此，所述接触窗在高度方向上的投影不仅能够覆盖第二接触区，并且所述接触窗的投影面积大于第二接触区在高度方向上的投影面积。如此，一方面，可使所形成的存储节点接触能够完全与第二接触区电性连接；另一方面，存储节点接触与第二接触区之间还具有较大的接触面积，有利于减小两者之间的接触电阻，提高存储器的性能。

本实施例中，不仅利用第一隔离屏障和第二隔离屏障界定出对应存储节点接触的接触窗，同时还可在所述接触窗的限定下，自对准地形成存储节点接触。以下结合附图对本实施例中的存储器进行详细说明。

图13a为本发明实施例三中的存储器的俯视图，图13b为图13a所示的本发明实施例三中的存储器沿aa’、bb’和cc方向的剖面图。如图13a和图13b所示，所述存储器包括：

一衬底200，所衬底200上定义有多个相对于第一方向倾斜延伸的有源区210，所述有源区210上形成有一第一接触区和多个第二接触区，多个所述第二接触区延伸在所述有源区的延伸方向上且位于所述第一接触区的两侧；本实施例中，所述第一接触区为位线接触区211a，第二接触区为存储节点接触区212a；

多条字线导体240，形成在所述衬底200中并沿着第一方向(y方向)延伸，在所述字线导体240的两侧分布有多个沿所述第一方向排布的所述第二接触区(存储节点接触区212a)，并用以区隔所述第一接触区211a与所述第二接触区212a；

多条第一隔离线250，形成在所述衬底200上并对准地覆盖所述字线导体240以用于构成一第一隔离屏障251，且所述第一隔离屏障251的表面高于所述衬底200的表面；

多条位线260，形成在所述衬底200上并沿着第二方向(x方向)延伸，所述位线260与相应的有源区210相交，以使所述相应的有源区中的所述第一接触区(位线接触区211a)连接至所述位线260上，其中，分布在所述字线导体240的同一侧的多个所述第二接触区(存储节点接触区212a)中，两个相邻的所述第二接触区(存储节点接触区212a)分别位于所述位线260的两侧；

多条第二隔离线280，形成在所述衬底200上并对准地覆盖所述位线260，所述位线260和所述第二隔离线280共同用于构成一第二隔离屏障281，所述第一隔离屏障251和所述第二隔离屏障281相交以共同界定出多个接触290a，多个所述接触窗290a与多个所述第二接触区(存储节点接触区212a)一一对应；

本实施例中，所述第二隔离屏障281的表面不低于所述第一隔离屏障251的表面，进一步的，可使第二隔离屏障281的表面和第一隔离屏障的表面齐平；可以理解的是，在本实施例中，接触窗290a在各个方向上的侧壁高度均一致；以及，

多个存储节点接触，由一导电层290形成在所述衬底100上并填充所述接触窗290a构成。

本实施例中，所述存储节点接触对准地填充在所述接触窗290a中。可以理解的是，在接触窗290a的限定下，所述导电层290沿着第一隔离屏障251的和第二隔离屏障281的侧壁对准地填充在所述接触窗290a中，并且相邻的导电层290利用所述第一隔离屏障和第二隔离屏障相互隔离，即，所述存储节点接触在所述衬底上的边界是由所述第一隔离屏障与所述第二隔离屏障所界定的。

进一步的，所述存储器还可进一步包括一掩膜底层(图中未示出)，所述掩膜底层形成在衬底200上并连接所述第一隔离线250，用以遮盖所述第一接触区211a对应在所述接触窗290a中的部位。可选的，所述掩膜底层、所述第一隔离线250与所述第二隔离线280包含相近刻蚀选择比的材料，进一步的，所述掩膜底层、所述第一隔离线250与所述第二隔离线280可采用同一种材料形成，例如可均采用氮化硅形成。

此外，在所述位线260中的不同区段的位置上可相应的设置不同的厚度，确保字线240和位线260之间保持一绝缘距离，具体的，所述位线260在所述第二隔离屏障281交错所述第一隔离屏障251的第一区段具有第一厚度，所述位线260在所述第二隔离屏障281未交错所述第一隔离屏障251的第二区段具有第二厚度，所述第一厚度小于所述第二厚度。即，使所述位线260中对应字线240位置的第一区段的厚度，小于所述位线260中不对应字线位置的第二区段的厚度，从而在第一区段和第二区段的表面高度齐平的基础上，可使第一区段的位线与字线之间具备较大的绝缘距离。

继续参考图13a和图13b所示，所述衬底200中还形成有多个隔离结构220，所述隔离结构220位于有源区210的外围，用于对相邻的有源区210进行隔离。

接着参考图13a所示，本实施例中，一个有源区210中形成有一个位线接触区211a和两个存储节点接触区212a。其中，所述位线接触区211a位于所述有源区210的在垂直于其延伸方向上的中心线位置，两个所述存储节点接触区212a位于所述位线接触区211a的两侧。

具体的，所述有源区210沿着z方向延伸。所述有源区的延伸方向(z方向)与第一方向之间的锐角夹角可以为50°～70°，例如为60°。进一步的，多个所述有源区210呈多行排布，有源区210倾斜延伸，因此在同一行有源区210中可使相邻的有源区110在垂直于行方向的投影具有部分重合，如此一来，可有利于提高有源区阵列的密集程度。

本实施例中，所述字线导体240为掩埋字线，即，在衬底200中形成有一字线沟槽240a，所述字线导体240形成在所述字线沟槽240中。其中，所述字线导体240与相应的有源区210相交，以使有所述相应的源区210中的栅极结构连接至所述字线导体240上，本实施例中，位于有源区中210中的字线导体240同时构成存储晶体管的栅极结构。此外，所述字线导体240的表面可低于所述字线沟槽240a的顶表面，从而使对准覆盖在字线导体240上方的第一隔离线250能够更好实现其隔离效果，避免字线导体240的侧壁暴露出。

继续参考图13a和图13b所示，第一隔离线250填充字线沟槽240a并延伸出衬底至预定高度，以对准的覆盖所述字线导体240。一方面，可对字线导体240进行电性隔离；另一方面，所述第一隔离线250还可构成一第一隔离屏障251，进而可与可第二隔离屏障281共同界定出存储节点接触的形成区域，也可以认为，利用所述第一隔离线250使相邻的存储节点接触相互隔离。此外，所述第一隔离线250还部分形成在所述位线260的下方，例如，在对应字线导体240的位置上，位线260即形成在所述第一隔离线250上，以支撑所述位线260并使位线260和字线导体240相互隔离。

进一步的，所述存储器还包括一间隔绝缘层270，所述间隔绝缘层270覆盖所述位线240的侧壁，从而可对位线260和邻近的存储节点接触电性隔离。与位线260相对应的，所述间隔绝缘层270也沿着第二方向(x方向)延伸。进而，可结合所述间隔绝缘层270、所述位线260和所述第二隔离线280共同构成所述第二隔离屏障280。本实施例中，所述第二隔离线280可以为一单层结构，以及可采用一绝缘材料形成，以用于对位线260进行电性隔离。

实施例四

与实施例三的区别在于，本实施例中，用于形成存储器节点接触的导电层在第一方向上连续延伸，即，在第一方向上，位于相应的接触窗中的导电层相互连接。从而，在形成存储节点接触时，不仅可直接形成对应第二接触区的存储节点接触，并且还可同时对存储节点接触的延伸方向进行调整，以利于与后续所形成的电容器的排布方式相契合。

图14a为本发明实施例四中的存储器的俯视图，图14b为图14a所示的本发明实施例四中的存储器沿aa’、bb’和cc方向的剖面图。如图14a和图14b所示，本实施例中的存储器包括：一形成有多个有源区210的衬底200、多条字线导体240、多条对准覆盖所述字线导体240的第一隔离线250、多条位线260、多条对准覆盖所述位线260的第二隔离线280’和一用于形成存储节点接触的导电层290’。其中，所述衬底200、所述字线导体240以及所述位线260的结构和实施例三中的类似，此处不做赘述，以下主要针对本实施例中的第一隔离线250、第二隔离线280’以及导电层290’进行详细说明。

本实施例中，第一隔离线250沿着第一方向(y方向)延伸以构成第一隔离屏障251，第二隔离线280’和位线260用于共同构成一沿着第二方向(x方向)延伸的第二隔离屏障281’。其中，第二隔离屏障281’的表面低于所述第一隔离屏障251的表面，进而，两条相邻的所述第一隔离屏障251即可界定出一沿着所述第一方向延伸的凹槽252，并且所述凹槽252中对应有多个顶部相互连通的接触窗290a’，所述接触窗290a’通过第一隔离屏障251和第二隔离屏障281’相交以界定出。所述导电层290’对准地填充在所述凹252中，并覆盖所述第二隔离屏障281’，使位于同一所述凹槽252中的多个所述接触窗290a’中的所述导电层290’相互连接，即，所述导电层290’沿着第一方向连续延伸。

继续参考图14b所示，第二隔离屏障281’的表面低于所述第一隔离屏障251的表面，因此，所述第二隔离线280’的表面也相应的低于所述第一隔离线250的表面。其中，所述第二隔离线280’包括一隔离层280a’和一掩膜盖层280b’。所述隔离层280a’形成在所述衬底200上且覆盖所述位线240；所述掩膜盖层280b’形成在所述衬底200的所述隔离层280a’上，且所述掩膜盖层280b’的表面低于所述第一隔离线250的表面。进一步的，所述掩膜盖层280b’可采用导电材料形成，从而当导电层290’覆盖第二隔离线280’的隔离层280a’和掩膜盖层280b’时，所述掩膜盖层280b’可以与所述导电层290’相互连接，以共同用于形成存储节点接触。

此外，本实施例中，在所述位线260的侧壁上也形成有一间隔绝缘层270’，所述间隔绝缘层270’可用于对位线260和存储节点接触进行隔离。以及，所述间隔绝缘层270’、所述位线260和所述第二隔离线280’共同构成所述第二隔离屏障281’。因此，所述间隔绝缘层270’的表面也相应的低于所述第一隔离线250的表面。

进一步的，本实施例中，利用第一隔离屏障251和第二隔离屏障281’的高度差，可使导电层290’能够自对准地填充在由相邻的第一隔离屏障251所界定出的凹槽252中，并且位于同一所述凹槽252中的多个所述接触窗290a’中的所述导电层290’相互连接。由于所述导电层290’在第一方向上为一连续的膜层，从而在利用所述导电层290’形成存储节点接触时，还可同时对所形成的存储节点接触的延伸方向进行调整。例如，参考图14a示出的一种导电层分隔线292，在利用相应的分割技术对导电层290’进行分割时，可使分割后的各个导电层290’之间相互断开，并对应第二接触区以构成存储节点接触；同时，分割后所形成的存储节点接触中，其沿着第一方向延伸，并且位于相邻凹槽252储节点接触的延伸方向相反，进而构成交错排布的存储节点接触。

实施例五

本发明还提供了一种半导体器件，所述半导体器件中包括多个第一引出区，以及多个对应所述第一引出区的接触窗，本发明中的半导体器件中，其接触窗是由相交的隔离屏障界定出。以下结合附图对本实施例中的半导体器件进行详细说明。

图15a为本发明实施例五中的半导体器件的俯视图，图15b为图15a所示的本发明实施例五中的半导体器件沿aa’、bb’和cc方向的剖面图。如图15a和图15b所示，所述半导体器件包括：

一衬底300，所述衬底300上形成有多个第一引出区310；

多条第一隔离屏障320，形成在所述衬底300上，且在所述第一隔离屏障320的两侧分布有多个所述第一引出区310，位于所述第一隔离屏障320同一侧的多个所述第一引出区310沿着所述第一隔离屏障320的延伸方向顺序排布；

多条第二隔离屏障330，形成在所述衬底300上并与所述第二隔离屏障330相交，以共同界定出多个接触窗340，每一所述第一引出区310对应一个所述接触窗340；以及，

一导电层350，形成在所述衬底300上并填充所述接触窗340用于构成与所述第一引出区310电性连接的导电接触。

其中，所述第一隔离屏障320用于对多个第一引出区310进行第一次分隔，并使分隔后的位于所述第一隔离屏障320同一侧的多个所述第一引出区310能够沿着所述第一隔离屏障320的延伸方向顺序排布。相应的，所述第一隔离屏障320的延伸方向和形貌可根据所述第一引出区310的排布状况进行调整，例如，当所述第一引出区310呈阵列式排布时，则可相应的形成沿着列方向/行方向延伸的第一隔离屏障，从而可利用所述第一隔离屏障将各个列/各个行的第一引出区310进行分隔。以及，所述第一隔离屏障320的形貌也可根据第一引出区310的排布状况进行调整，例如，当在第一隔离屏障320的延伸方向上，第一引出区310之间交错排布，此时即可相应的形成波浪形的第一隔离屏障。

具体参考图15a和图15b所示，本实施例中的多个第一引出区310呈阵列式排布，所述第一隔离屏障320沿着列方向延伸，从而使不同列之间的第一引出区310相互分隔，并且在两条相邻的第一隔离屏障320之间的多个第一引出区310沿着列方向顺序排布，其中列方向即为图15a所示的y方向，行方向即为图15a所示的x方向。进一步的，在列方向上，多个所述第一引出区310对齐排布，此时，可相应的采用沿着列方向延伸的直线型的第一隔离屏障320。

继续参考图15a和图15b所示，所述第二隔离屏障330用于对多个第一引出区310进行第二次分隔，使分别在第一隔离屏障320同一侧的多个第一引出区310相互分隔(即，位于两条相邻的第一隔离屏障320之间的相邻的第一引出区310分别位于第二隔离屏障330的两侧)，从而可通过第一隔离屏障320和第二隔离屏障330相交，以界定出对应第一引出区310的接触窗340。其中，与第一隔离屏障320类似的，所述第二隔离屏障330的延伸方向和形貌也可根据第一引出区310的排布状况进行调整，只要通过形成第二隔离屏障330之后，可使两条相邻的第一隔离屏障320之间的相邻的第一引出区310分别位于第二隔离屏障330的两侧即可。

重点参考图15a所示，本实施例中，所述第二隔离屏障330的表面不低于所述第一隔离屏障320的表面，从而，所述导电接触对准地填充在所述接触窗中，并且，所述导电接触在所述衬底上的边界由所述第一隔离屏障320与所述第二隔离屏障330所界定。即，所述导电接触的形貌与所述接触窗340的形貌相对应，所述导电接触350的边界延伸至所述接触窗340的侧壁位置，并依附在所述接触窗340的侧壁上，从而使所述导电接触350能够与第一引出区310完全接触，确保第一引出区310和导电接触350之间具有较大的接触面积，减小两者之间的接触电阻。

进一步的，所述第二隔离屏障330的表面和所述第一隔离屏障320的表面齐平，从而由所述第一隔离屏障320和第二隔离屏障330相交而界定出的接触窗340中，其在各个方向上的侧壁高度均一致。

此外，当所述衬底300还形成有其他引出区时，例如图15b所示的第二引出区360，此时可将第二引出区360和第一隔离屏障320相结合，即，利用第一隔离屏障320引出所述第二引出区360；或者将第二引出区360与第二隔离屏障330相结合，即，利用第二隔离屏障330引出所述第二引出区360。如此，即能够在确保引出第二引出区360的基础上，界定出对应第一引出区310的接触窗340。

具体的，当利用第二隔离屏障330将所述第二引出区360引出时，则可使第二隔离屏障330进一步包括一导体层和一绝缘层(图中未示出，其结构可参考实施例三中的位线)，所述绝缘层覆盖所述导体层，以使导体层与其他的导电结构隔离。其中，对应同一第二隔离屏障330排布的所述第二引出区360与同一导体层电性连接。相应的，所述第二隔离屏障330可根据第一引出310和第二引出区370的排布方式进行调整。

实施例六

结合图15a和图16所示，其中，图16示出了本发明实施例六中的半导体器件的俯视图。即，与实施例五的区别在于，本实施例中，第二隔离屏障330’的表面低于所述第一隔离屏障320的表面，从而可利用两条相邻的所述第一隔离屏障320界定出一凹槽321，所述凹槽321中对应有多个顶部相互连通的所述接触窗340’，以及，导电层350’可对准地填充在所述凹槽321中，并且所述导电层350’覆盖所述第二隔离屏障330’，使位于同一所述凹槽321中的多个所述接触窗340’中的所述导电层350’相互连接。

本实施例中，由第一隔离屏障320和第二隔离屏障330’相交而界定出的接触窗340’中，其对应第一隔离屏障320的侧壁高于对应第二隔离屏障330’的侧壁。以及，利用第一隔离屏障320界定出导电层350’的位置以及延伸方向，即，导电层350’沿着第一隔离屏障320的延伸方向延伸，以形成一连续的导电层350’。从而在后续利用所述导电层350’形成对应于第一引出区310的导电接触时，可同时对所形成的导电接触的延伸方向进行调整，例如，可使后续所形成的导电接触沿着第一隔离屏障320的延伸方向延伸。

综上所述，本发明提供的存储器的形成方法中，利用定义字线导体的字线掩膜自对准地形成第一隔离屏障，以及利用位线沟槽自对准地形成第二隔离线，从而可结合第二隔离线和位线构成第二隔离屏障，界定出对应第二接触区的接触窗。可见，在定义对应第二接触区的接触窗时，并不需要再额外执行一道光刻工艺即能够自对准地定义出，与传统的利用光刻工艺直接定义出接触窗相比，本发明提供的方法中，减少了光刻工艺的执行次数，不仅有利于节省制备成本，并且还可减少多道光刻工艺之间的对准偏差，可进一步改善第二接触区和存储节点接触之间的接触电阻。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。