一种高EB双极性半导体保护器件及其制造方法与流程

本发明属于半导体器件技术领域，涉及一种高eb耐压集成互补双极性半导体保护器件及其制造方法。

背景技术：

半导体防护器件主要应用于slics、co、pbx、dlc、dslam、fitl、wll、hfc、isdn等网络、通信和电网的线路浪涌抑制保护。主要作用机理是当系统外部发生的各种干扰冲击引起的过电压、过电流异常状况时，器件能在微妙级时间内快速响应，由阻断状态转化为导通状态，通过对地泄放模式，保护系统安全，并且在干扰冲击后具有迅速自主恢复能力。

针对外部因素引起的过电压、过电流防护模式，传统的的防护器件元器件类型有gsd、mov、tvs、tss等类型，仅能实现单一的保护功能。

技术实现要素：

本发明的目的在于提供一种贴片式连接器。

本发明采用的技术方案是：

一种高eb双极性半导体保护器件，其特征在于：包括芯片，所述芯片左上方设置2个以n型硅片衬底的npn晶体管，所述芯片左下方设置2个pnp晶体管，所述芯片中部设置上下排列的2个scr晶闸管，所述芯片右部区域设置上下排列的2个triac晶闸管。

一种高eb双极性半导体保护器件的制造方法，其特征在于：包括以下步骤：

步骤1：提供n型cz衬底硅片，进行双面抛光，电阻率30-35ω·cm，片厚度210±5μm；

步骤2：将硅片衬底进行高温长时间湿氧氧化，t=1150±10℃，t=12h[1h（o2）↑4h湿氧+1h(o2)+4h湿氧+2h(o2)+4h(n2,o2)↓]，氧化层厚度dsio2≥1.4μm；

步骤3：p型隔离墙光刻，采用双面光刻机，sio2腐蚀液，100负性光刻胶；

步骤4：p型隔离墙扩散，离子注入条件：4.20e+15，160kv，再扩散条件：t=1270℃，t=20h；

步骤5：二次光刻，采用sio2腐蚀液，100负性光刻胶；

步骤6：基区扩散1，离子注入条件：1.20e+13，80kv，硼再扩散条件：t=1265℃，t=40h；

步骤7：三次光刻，采用sio2腐蚀液，100负性光刻胶；

步骤8：基区扩散2，硼预淀积，t=980℃，t=60min，要求：r□=25-26ω/□，硼再扩散，t=1250℃，t=4h+12h（通2.5h湿氧），调试片要求：r□=42-44ω/□，xj=20µm，dsio2＞10000a；

步骤9：四次光刻，采用sio2腐蚀液，100负性光刻胶；

步骤10：磷扩散，磷预淀积条件：t=1085℃、t=120min(通源)，要求：r□=0.9-0.95ω/□，磷再扩散（需调试）条件：t=1200℃、t=60±xmin湿氧；

步骤11：lpcvd，条件：sipost=650℃、t=40min；

步骤12：五次光刻，采用sio2腐蚀液，450负性光刻胶；

步骤13：金属化：双面蒸发铝，厚度2µm；

步骤14：六次光刻（金属反刻），采用铝腐蚀液，450负性光刻胶；

步骤15：铝合金，t=500℃、t=30min；

步骤16：背面金属化，ti-ni-ag厚度分布为0.1/0.4/0.8µm；

步骤17：芯片测试；

步骤18：划片。

所述n型硅片电阻率为30~35欧姆·厘米，晶向＜111＞，厚度210±5μm。

本发明的优点：通过半导体功率器件建模仿真软件，在硅基内部集成了pnp、npn晶体管、scr闸流管、交流开关traic多型源胞单元，通过合理版图布局，利用晶体管高eb电压特性、及scr触发导通机理、traic双向导通、双向阻断特性实现集成互补、双极性保护功能。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细叙述。

图1为本发明的等效电路图；

图2为本发明的功能原理图；

图3为本发明的横向结构图；

图4为本发明的纵向结构图。

具体实施方式

如图1-4所示，一种高eb双极性半导体保护器件，包括芯片，所述芯片左上方设置2个以n型硅片衬底的npn晶体管，所述芯片左下方设置2个pnp晶体管，所述芯片中部设置上下排列的2个scr晶闸管，所述芯片右部区域设置上下排列的2个triac晶闸管。

一种高eb双极性半导体保护器件的制造方法，包括以下步骤：

步骤1：提供n型cz衬底硅片，进行双面抛光，电阻率30-35ω·cm，片厚度210±5μm；

步骤2：将硅片衬底进行高温长时间湿氧氧化，t=1150±10℃，t=12h[1h（o2）↑4h湿氧+1h(o2)+4h湿氧+2h(o2)+4h(n2,o2)↓]，氧化层厚度dsio2≥1.4μm；

步骤3：p型隔离墙光刻，采用双面光刻机，sio2腐蚀液，100负性光刻胶；

步骤4：p型隔离墙扩散，离子注入条件：4.20e+15，160kv，再扩散条件：t=1270℃，t=20h；

步骤5：二次光刻，采用sio2腐蚀液，100负性光刻胶；

步骤6：基区扩散1，离子注入条件：1.20e+13，80kv，硼再扩散条件：t=1265℃，t=40h；

步骤7：三次光刻，采用sio2腐蚀液，100负性光刻胶；

步骤8：基区扩散2，硼预淀积，t=980℃，t=60min，要求：r□=25-26ω/□，硼再扩散，t=1250℃，t=4h+12h（通2.5h湿氧），调试片要求：r□=42-44ω/□，xj=20µm，dsio2＞10000a；

步骤9：四次光刻，采用sio2腐蚀液，100负性光刻胶；

步骤10：磷扩散，磷预淀积条件：t=1085℃、t=120min(通源)，要求：r□=0.9-0.95ω/□，磷再扩散（需调试）条件：t=1200℃、t=60±xmin湿氧；

步骤11：lpcvd，条件：sipost=650℃、t=40min；

步骤12：五次光刻，采用sio2腐蚀液，450负性光刻胶；

步骤13：金属化：双面蒸发铝，厚度2µm；

步骤14：六次光刻（金属反刻），采用铝腐蚀液，450负性光刻胶；

步骤15：铝合金，t=500℃、t=30min；

步骤16：背面金属化，ti-ni-ag厚度分布为0.1/0.4/0.8µm；

步骤17：芯片测试；

步骤18：划片。

n型硅片电阻率为30~35欧姆·厘米，晶向＜111＞，厚度210±5μm。

本发明中，如图4，芯片包含：npn晶体管集电极back-n+深度80μm，表面浓度r□=0.1-0.2ω/□，衬底n-电阻率30-35ω·cm，宽度70μm，基区p-b深度60μm，发射区n-e深度10μm，分压环n+深度10μm，p+隔离墙单面结深度xj=115μm；

pnp晶体管集电极back-p+深度100μm，表面浓度r□=0.2-0.3ω/□，衬底n-电阻率30-35ω·cm,宽度50μm，基区n-b深度45μm，发射区p-e深度10μm，分压环n+深度10μm，p+隔离墙单面结深度xj=115μm；

npnp闸流管scr(th1)back-p+深度100μm，衬底n-电阻率30-35ω·cm，宽度60μm，p-b深度40μm，发射区n-e深度10μm，分压环n+深度10μm，p+隔离墙单面结深度xj=115μm；

pnpn闸流管scr(th2)back-n+深度80μm，衬底n-电阻率30-35ω·cm,宽度70μm，p-b深度60μm，n-b深度45μm，p-e深度10μm，分压环n+深度10μm，p+隔离墙单面结深度xj=115μm。

本发明：有两个栅极（gn和gp），gn偏置于负电池-vbat一端,gp偏置于正电池+vbat一端，工作原理如下：当负浪涌冲击产生时（如在l1线），ign流过npn晶体管t1的基极，然后注入电流到晶闸管th1的门极，使晶闸管th1导通，所有的浪涌电流对地泄放；当负浪涌冲击过后，流过晶闸管th1的电流低于其维持电流ih-时，晶闸管th1关断。当正浪涌冲击产生时（如在l1线），igp流过pnp晶体管t2的基极，然后注入电流到晶闸管th2门极，使晶闸管th2导通，所有的浪涌电流对地泄放。当正浪涌冲击过后，流过晶闸管th2的电流低于其维持电流ih+时,晶闸管th2关断。

本发明通过半导体功率器件建模仿真软件，在硅基内部集成了pnp、npn晶体管、scr闸流管、交流开关traic多型源胞单元，通过合理版图布局，利用晶体管高eb电压特性、及scr触发导通机理、traic双向导通、双向阻断特性实现集成互补、双极性保护功能。