一种阵列基板及显示装置的制作方法

本发明涉及显示技术领域，更为具体的说，涉及一种阵列基板及显示装置。

背景技术：

显示器根据发光方式的不同，一般有液晶显示器和oled显示器(有机电致发光显示器，organiclightemittingdiode)。其中，有机电致发光显示器属于自主发光即有机发光层在电激发作用下发光，由于有机电致发光显示器具有广视角、高亮度、高对比度、低能耗、体积轻薄等优点，在过去多年里发展迅猛，取得了巨大的成就。有机电致发光显示器虽然具有上述诸多优点，但是，现有的有机电致发光显示器的显示效果不佳，其显示亮度均一性较差。

技术实现要素：

有鉴于此，本发明提供了一种阵列基板及显示装置，阵列基板上的驱动晶体管的栅极与阳极之间设置有一屏蔽结构，屏蔽结构用于改善驱动晶体管的栅极和阳极之间的寄生电容，改善由于寄生电容存在而出现的信号串扰现象，进而改善显示装置的显示效果，提高显示装置显示亮度的均一性。

为实现上述目的，本发明提供的技术方案如下：

一种阵列基板，所述阵列基板包括：

基板；

位于所述基板一侧的驱动晶体管；

位于所述驱动晶体管背离基板一侧的发光结构，所述发光结构包括靠近所述驱动晶体管一侧的阳极，且所述阳极与所述驱动晶体管的栅极之间具有交叠区域；

以及，设置于所述阳极与所述驱动晶体管的栅极之间的屏蔽结构。

可选的，所述屏蔽结构为位于所述阳极与所述驱动晶体管的栅极之间的屏蔽层，所述屏蔽层覆盖区域包括所述交叠区域。

可选的，所述屏蔽层覆盖区域为所述阳极占用区域或所述驱动晶体管的栅极占用区域。

可选的，所述屏蔽层为金属屏蔽层，且所述金属屏蔽层电连接一固定电位线。

可选的，所述阳极与一阳极高电位线耦合、且所述发光结构的阴极与一阴极低电位线耦合；

其中，所述金属屏蔽层与所述阳极高电位线电连接或与所述阴极低电位线电连接。

可选的，所述阵列基板包括：

所述基板；

位于所述基板一侧的栅金属层，所述栅金属层包括所述驱动晶体管的栅极；

位于所述栅金属层背离所述基板一侧的栅绝缘层；

位于所述栅绝缘层背离所述基板一侧的半导体层，所述半导体层包括所述驱动晶体管的硅岛层；

以及，位于所述半导体层背离所述基板一侧的源漏金属层，所述源漏金属层包括所述驱动晶体管的源极和漏极。

可选的，所述阵列基板包括：

所述基板；

位于所述基板一侧的半导体层，所述半导体层包括所述驱动晶体管的硅岛层；

位于所述半导体层背离所述基板一侧的栅绝缘层；

位于所述栅绝缘层背离所述基板一侧的栅金属层，所述栅金属层包括所述驱动晶体管的栅极；

位于所述栅金属层背离所述基板一侧的第一绝缘层；

位于所述第一绝缘层背离所述基板一侧的源漏金属层，所述源漏金属层包括所述驱动晶体管的源极和漏极。

可选的，所述阵列基板包括：

位于所述源漏金属层背离所述基板一侧的第二绝缘层；

位于所述第二绝缘层背离所述基板一侧的所述屏蔽结构；

位于所述屏蔽结构背离所述基板一侧的平坦化层；

以及，位于所述平坦化层背离所述基板一侧的所述发光结构。

可选的，所述阵列基板包括：

位于所述源漏金属层背离所述基板一侧的平坦化层；

位于所述平坦化层背离所述基板一侧的所述屏蔽结构；

位于所述屏蔽结构背离所述基板一侧的第二绝缘层；

以及，位于所述第二绝缘层背离所述基板一侧的所述发光结构。

相应的，本发明还提供了一种显示装置，所述显示装置包括上述的阵列基板。

相较于现有技术，本发明提供的技术方案至少具有以下优点：

本发明提供了一种阵列基板及显示装置，所述阵列基板包括：基板；位于所述基板一侧的驱动晶体管；位于所述驱动晶体管背离基板一侧的发光结构，所述发光结构包括靠近所述驱动晶体管一侧的阳极，且所述阳极与所述驱动晶体管的栅极之间具有交叠区域；以及，设置于所述阳极与所述驱动晶体管的栅极之间的屏蔽结构。由上述内容可知，本发明提供的技术方案，阵列基板上的驱动晶体管的栅极与阳极之间设置有一屏蔽结构，屏蔽结构用于改善驱动晶体管的栅极和阳极之间的寄生电容，改善由于寄生电容存在而出现的信号串扰现象，进而改善显示装置的显示效果，提高显示装置显示亮度的均一性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本申请实施例提供的一种阵列基板的结构示意图；

图2a为本申请实施例提供的一种金属屏蔽层的连接示意图；

图2b为本申请实施例提供的另一种金属屏蔽层的连接示意图；

图3为本申请实施例提供的另一种阵列基板的结构示意图；

图4为本申请实施例提供的又一种阵列基板的结构示意图；

图5为本申请实施例提供的又一种阵列基板的结构示意图；

图6为本申请实施例提供的又一种阵列基板的结构示意图；

图7为本申请实施例提供的一种等效电路图；

图8为本申请实施例提供的一种显示装置的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

正如背景技术所述，显示器根据发光方式的不同分为液晶显示器和oled显示器(有机电致发光显示器，organiclightemittingdiode)。其中，有机电致发光显示器属于自主发光即有机发光层在电激发作用下发光，由于有机电致发光显示器具有广视角、高亮度、高对比度、低能耗、体积轻薄等优点，在过去多年里发展迅猛，取得了巨大的成就。有机电致发光显示器虽然具有上述诸多优点，但是，现有的有机电致发光显示器的显示效果不佳，其显示亮度均一性较差。

现有有机电致发光显示器的阵列基板包括有多条栅极线和多条数据线，多条栅极线和多条数据线交叉限定多个子像素区域，每个子像素区域包括有像素驱动电路，及在层次关系上位于像素驱动电路的上方、且通过像素驱动电路驱动发光的发光结构。其中，发光结构主要包括有靠近驱动像素电路的阳极，位于阳极背离像素驱动电路一侧的发光层和位于发光层背离阳极一侧的阴极；像素驱动电路包括有一为发光结构提供驱动电压的驱动晶体管，发光结构覆盖面积较大，故而发光结构的阳极通常与驱动晶体管的栅极之间具有交叠区域，而该交叠区域会形成寄生电容，在后续信号传输过程中，阳极与驱动晶体管的栅极之间由于具有寄生电容而出现信号串扰现象，进而影响有机电致发光显示器的显示效果。并且，由于不同子像素区域中阳极和驱动晶体管的栅极的寄生电容不同，因而子像素区域中出现的信号串扰现象也不同，进而会使得有机电致发光显示器的显示亮度均一性较差。

有鉴于此，本申请实施例提供了一种阵列基板及显示装置，阵列基板上的驱动晶体管的栅极与阳极之间设置有一屏蔽结构，屏蔽结构用于改善驱动晶体管的栅极和阳极之间的寄生电容，改善由于寄生电容存在而出现的信号串扰现象，进而改善显示装置的显示效果，提高显示装置显示亮度的均一性。为实现上述目的，本申请实施例提供的技术方案如下，具体结合图1至图8对本申请实施例提供的技术方案进行详细的描述。

参考图1所示，为本申请实施例提供的一种阵列基板的结构示意图，其中，所述阵列基板包括：

基板100；

位于所述基板100一侧的驱动晶体管200；

位于所述驱动晶体管200背离基板一侧的发光结构300，所述发光结构300包括靠近所述驱动晶体管200一侧的阳极310，且所述阳极310与所述驱动晶体管200的栅极210之间具有交叠区域；

以及，设置于所述阳极310与所述驱动晶体管200的栅极210之间的屏蔽结构400。

本申请实施例提供的阵列基板除包括上述结构外，还包括有多条栅极线和多条数据线，多条栅极线和多条数据线交叉限定多个子像素区域，每个子像素区域包括有像素驱动电路和与像素驱动电路电连接的发光结构，像素驱动电路包括有上述的驱动晶体管，驱动晶体管包括有栅极、硅岛层、源极、漏极等结构，且发光结构包括有依次叠加的阳极、发光层和阴极(如图1中所示的阳极310、发光层320和阴极330)，对此与现有技术相同，故本申请不做多余赘述。

本申请实施例提供的阳极和驱动晶体管的栅极之间具有交叠区域，且交叠区域即为形成寄生电容的区域。在本申请一实施例中，在驱动晶体管的栅极和阳极之间设置一屏蔽结构，以改善驱动晶体管的栅极和阳极之间的寄生电容，改善由于寄生电容存在而出现的信号串扰现象，进而改善显示装置的显示效果，提高显示装置显示亮度的均一性

在本申请一实施例中，本申请提供的所述屏蔽结构可以为位于所述阳极与所述驱动晶体管的栅极之间的屏蔽层，所述屏蔽层覆盖区域包括所述交叠区域。其中，本申请实施例提供的屏蔽层的覆盖区域可以为驱动晶体管的栅极所占用区域，还可以为阳极所占用区域，即，本申请实施例提供的所述屏蔽层覆盖区域为所述阳极占用区域或所述驱动晶体管的栅极占用区域，对此本申请不做具体限制，需要根据实际应用进行具体设计。本申请实施例优选的，屏蔽层的覆盖区域包括阳极所占用区域，进而能够避免阳极与像素电路中其他结构之间形成寄生电容，进而出现信号串扰的现象，如避免阳极与像素电路中电容之间生成寄生电容、避免阳极与像素电路中其他晶体管之间形成寄生电容等。

由上述内容可知，本申请实施例提供的技术方案，阵列基板上的驱动晶体管的栅极与阳极之间设置有一屏蔽结构，屏蔽结构用于改善驱动晶体管的栅极和阳极之间的寄生电容，改善由于寄生电容存在而出现的信号串扰现象，进而改善显示装置的显示效果，提高显示装置显示亮度的均一性。

在本申请一实施例中，本申请提供的所述屏蔽层可以为金属屏蔽层，且所述金属屏蔽层电连接一固定电位线。其中，固定电位线可以为阵列基板上固有的高电位线或低电位线，即，本申请实施例提供的所述阳极与一阳极高电位线耦合、且所述发光结构的阴极与一阴极低电位线耦合；

其中，所述金属屏蔽层与所述阳极高电位线电连接或与所述阴极低电位线电连接。此外，本申请实施例提供的固定电位线还可以为在阵列基板上新增设置的参考电位线等，对此本申请不做具体限制。

参考图2a所示，为本申请实施例提供的一种金属屏蔽层的连接示意图，其中，阵列基板包括有多个子像素区域，且每一子像素区域的阳极和驱动晶体管的栅极之间均设置有一金属屏蔽层400，本申请实施例提供的多个金属屏蔽层400可以均与阳极高电位线耦合，其中，阳极高电位线即为发光结构的阳极所耦合的固定电位线。其中，通过将金属屏蔽层400与阳极高电位线pvdd相连，在保证金属屏蔽层400屏蔽阳极和驱动晶体管的栅极之间的寄生电容基础上，还能够降低阳极高电位线pvdd的阻抗，提高阳极高电位线pvdd的信号传输效果。

需要说明的是，本申请图2a提供的示意图仅仅是示意出金属屏蔽层能够与阳极高电位线耦合，而并非示意限定金属屏蔽层的排列形状，以及，并非示意限定阳极高电位线的位置，且并非示意限定金属屏蔽层与阳极高电位线连接位置等版图的信息，对此需要根据实际应用进行具体设计，本申请不做具体限制。

以及，参考图2b所示，为本申请实施例提供的另一种金属屏蔽层的连接示意图，其中，阵列基板包括有多个子像素区域，且每一子像素区域的阳极和驱动晶体管的栅极之间均设置有一金属屏蔽层400，本申请实施例提供的多个金属屏蔽层400可以均与阴极低电位线耦合，其中，阴极低电位线即为发光结构的阳极所耦合的固定电位线。其中，通过将金属屏蔽层400与阴极低电位线pvee相连，在保证金属屏蔽层400屏蔽阳极和驱动晶体管的栅极之间的寄生电容基础上，还能够降低阴极低电位线pvee的阻抗，提高阴极低电位线pvee的信号传输效果。

需要说明的是，本申请图2b提供的示意图仅仅是示意出金属屏蔽层能够与阴极低电位线耦合，而并非示意限定金属屏蔽层的排列形状，以及，并非示意限定阴极低电位线的位置，且并非示意限定金属屏蔽层与阴极低电位线连接位置等版图的信息，本申请实施例提供的金属屏蔽层可以就近与相邻的固定电位信号线之间连接，还可以均引出至阵列基板的边框区域后与固定电位信号线之间连接，对此需要根据实际应用进行具体设计，本申请不做具体限制。

本申请实施例提供的阵列基板上的晶体管可以为底栅型晶体管，还可以为顶栅型晶体管，对此本申请不做具体限制；此外，本申请实施例提供阵列基板，在制作发光结构之前需要制作一平坦化层，本申请提供的屏蔽结构可以在平坦化层制备前形成，还可以在平坦化层制备后形成，对此本申请同样不做具体限制，下面结合附图对本申请实施例提供的阵列基板进行进一步的描述。

在本申请一实施例中，本申请提供的阵列基板的晶体管可以为底栅型晶体管，且屏蔽层可以在平坦化层制备前形成。具体参考图3所示，为本申请实施例提供的另一种阵列基板的结构示意图，其中，所述阵列基板包括：

所述基板100；

位于所述基板100一侧的栅金属层，所述栅金属层包括所述驱动晶体管200的栅极210，此外，栅金属层还包括有栅极线；

位于所述栅金属层背离所述基板100一侧的栅绝缘层220；

位于所述栅绝缘层220背离所述基板100一侧的半导体层，所述半导体层包括所述驱动晶体管200的硅岛层230；

以及，位于所述半导体层背离所述基板100一侧的源漏金属层，所述源漏金属层包括所述驱动晶体管200的源极241和漏极242，此外，源漏金属层还包括有数据线。

此外，本申请实施例提供的所述阵列基板包括：

位于所述源漏金属层背离所述基板100一侧的第二绝缘层500；

位于所述第二绝缘层500背离所述基板100一侧的所述屏蔽结构400；

位于所述屏蔽结构400背离所述基板100一侧的平坦化层600；

以及，位于所述平坦化层600背离所述基板100一侧的所述发光结构300，其中，发光结构300包括依次叠加形成的阳极310、发光层320和阴极330。

在本申请一实施例中，本申请提供的阵列基板的晶体管可以为底栅型晶体管，且屏蔽层可以在平坦化层制备完成后形成。具体参考图4所示，为本申请实施例提供的又一种阵列基板的结构示意图，其中，所述阵列基板包括：

所述基板100；

位于所述基板100一侧的栅金属层，所述栅金属层包括所述驱动晶体管200的栅极210，此外，栅金属层还包括有栅极线；

位于所述栅金属层背离所述基板100一侧的栅绝缘层220；

位于所述栅绝缘层220背离所述基板100一侧的半导体层，所述半导体层包括所述驱动晶体管200的硅岛层230；

以及，位于所述半导体层背离所述基板100一侧的源漏金属层，所述源漏金属层包括所述驱动晶体管200的源极241和漏极242，此外，源漏金属层还包括有数据线。

此外，本申请实施例提供的所述阵列基板包括：

位于所述源漏金属层背离所述基板100一侧的平坦化层600；

位于所述平坦化层600背离所述基板100一侧的所述屏蔽结构400；

位于所述屏蔽结构400背离所述基板100一侧的第二绝缘层500；

以及，位于所述第二绝缘层500背离所述基板一侧的所述发光结构300，其中，发光结构300包括依次叠加形成的阳极310、发光层320和阴极330。

在本申请一实施例中，本申请提供的阵列基板的晶体管可以为顶栅型晶体管，且屏蔽层可以在平坦化层制备前形成。具体参考图5所示，为本申请实施例提供的又一种阵列基板的结构示意图，其中，所述阵列基板包括：

所述基板100；

位于所述基板100一侧的半导体层，所述半导体层包括所述驱动晶体管200的硅岛层230；

位于所述半导体层背离所述基板100一侧的栅绝缘层220；

位于所述栅绝缘层220背离所述基板100一侧的栅金属层，所述栅金属层包括所述驱动晶体管200的栅极210，此外，栅金属层还包括有栅极线；

位于所述栅金属层背离所述基板100一侧的第一绝缘层700；

位于所述第一绝缘层700背离所述基板100一侧的源漏金属层，所述源漏金属层包括所述驱动晶体管200的源极241和漏极242。

此外，本申请实施例提供的所述阵列基板包括：

位于所述源漏金属层背离所述基板100一侧的第二绝缘层500；

位于所述第二绝缘层500背离所述基板100一侧的所述屏蔽结构400；

位于所述屏蔽结构400背离所述基板100一侧的平坦化层600；

以及，位于所述平坦化层600背离所述基板100一侧的所述发光结构300，其中，发光结构300包括依次叠加形成的阳极310、发光层320和阴极

在本申请一实施例中，本申请提供的阵列基板的晶体管可以为顶栅型晶体管，且屏蔽层可以在平坦化层制备完成后形成。具体参考图6所示，为本申请实施例提供的又一种阵列基板的结构示意图，其中，所述阵列基板包括：

所述基板100；

位于所述基板100一侧的半导体层，所述半导体层包括所述驱动晶体管200的硅岛层230；

位于所述半导体层背离所述基板100一侧的栅绝缘层220；

位于所述栅绝缘层220背离所述基板100一侧的栅金属层，所述栅金属层包括所述驱动晶体管200的栅极210，此外，栅金属层还包括有栅极线；

位于所述栅金属层背离所述基板100一侧的第一绝缘层700；

位于所述第一绝缘层700背离所述基板100一侧的源漏金属层，所述源漏金属层包括所述驱动晶体管200的源极241和漏极242。

此外，本申请实施例提供的所述阵列基板包括：

位于所述源漏金属层背离所述基板100一侧的平坦化层600；

位于所述平坦化层600背离所述基板100一侧的所述屏蔽结构400；

位于所述屏蔽结构400背离所述基板100一侧的第二绝缘层500；

以及，位于所述第二绝缘层500背离所述基板一侧的所述发光结构300，其中，发光结构300包括依次叠加形成的阳极310、发光层320和阴极330。

需要说明的是，本申请实施例提供的阵列基板，其可以为采用ltps技术形成的阵列基板，还可以为采用a-si技术形成的阵列基板，对此本申请不做具体限制。此外，在阵列基板上的晶体管为顶栅型晶体管时，在形成半导体层之前，还可以形成一缓冲层，避免基板的材质对半导体层造成影响。

下面结合一子像素区域内的等效电路图，对本申请实施例提供的技术方案进行更详细的说明。需要说明的是，图7仅仅为本申请适用众多像素电路中的一种，本申请对于像素电路的等效电路不作具体限制。参考图7所示，为本申请实施例提供的一种等效电路图，其中，像素电路的连接结构及发光及结构包括：

第一晶体管m1、第二晶体管m2、第三晶体管m3、第四晶体管m4、第五晶体管m5、第六晶体管m6、第七晶体管m7及存储电容cst，其中，第三晶体管m3即为驱动晶体管。

第一晶体管m1和第七晶体管m7的栅极连接至第三控制信号emit，第一晶体管m1的第一端连接至阳极高电位线pvdd，第一晶体管m1的第二端连接至第二节点n2，第七晶体管m7的第一端连接至第三节点n3，第七晶体管m7的第二端连接至第四节点n4(亦即发光结构l的阳极)；

第二晶体管m2的栅极、第四晶体管m4和第六晶体管m6的栅极均连接至第二控制信号scan2，第二晶体管m2的第一端连接至数据信号端vdata，第二晶体管m2的第二端连接至第二节点n2，第四晶体管m4的第一端连接第一节点n1，第四晶体管m4的第二端连接第三节点n3，第六晶体管m6的第一端连接参考信号端vref，第六晶体管m6的第二端连接第四节点n4；其中，第四晶体管m4可以为双栅晶体管；

第三晶体管m3的栅极连接第一节点n1，第三晶体管m3的第一端连接第二节点n2，第三晶体管m3的第二端连接第三节点n3；

第五晶体管m5的栅极连接第一控制信号端scan1，第五晶体管m5的第一端连接参考信号端vref，第五晶体管m5的第二端连接第一节点n1；其中，第五晶体管m5可以为双栅晶体管；

以及，存储电容cst的第一极板连接第一节点n1，存储电容cst的第二极板连接阳极高电位线pvdd，发光结构l的阴极连接阴极低电位线pvee。

在本申请实施例提供的上述子像素区域的等效电路中，发光结构l的阳极(即第四节点n4)在实际子像素区域的结构中会与第一节点n1(即第三晶体管m3的栅极)具有形成寄生电容的交叠区域，而由于第一节点n1的电位直接影响着发光电流，以影响显示装置显示效果，故而，本申请实施例提供的阵列基板中，在第四节点n4与第一节点n1形成寄生电容的交叠区域处、且在发光结构l的阳极与第三晶体管m3(即驱动晶体管)的栅极之间设置一屏蔽结构，以改善发光结构l的阳极与第三晶体管m3(即驱动晶体管)的栅极之间形成的寄生电容，改善由于寄生电容存在而出现的信号串扰现象，进而改善显示装置的显示效果，提高显示装置显示亮度的均一性。

在实际应用中，由于在发光结构的阳极与驱动晶体管所在层结构之间，还具有一些信号线设置于两者之前起到屏蔽的作用，如形成于源漏金属层的信号线屏蔽发光结构的阳极与驱动晶体管的栅极之间的部分区域形成屏蔽区域，故而，本申请实施例提供的屏蔽结构可以避开这些屏蔽区域，也就是说，本申请实施例提供的屏蔽结构设置于发光结构的阳极与驱动晶体管的栅极之间形成寄生电容的交叠区域。

由于发光结构的阳极面积较大，其还会覆盖像素电路中其他结构而形成寄生电容，进一步的，本申请实施例提供的屏蔽结构，其还可以屏蔽发光结构的阳极与其他结构形成的影响驱动晶体管栅极电位的寄生电容。也就是说，像素电路还包括有一些能够与发光结构的阳极形成寄生电容、且与驱动晶体管的栅极连接的驱动结构，驱动结构如存储电容的极板，其余晶体管的源极端、栅极端或楼极端等，对此，本申请实施例提供的屏蔽结构还设置与这些驱动结构与发光结构的阳极之间形成寄生电容的交叠区域。具体结合图7所示，本申请实施例提供的屏蔽结构，其还可以进一步设置于发光结构l的阳极与存储电容cst之间形成寄生电容的交叠区域，以及，屏蔽结构还可以设置于发光结构l的阳极与第四晶体管m4的第一端之间形成寄生电容的交叠区域，进而避免寄生电容对存储电容cst和第四晶体管m4的第一端的信号造成影响，进而避免寄生电容对第一节点n1的电位造成影响。

相应的，本申请实施例还提供了一种显示装置，所述显示装置包括上述任意一实施例提供的阵列基板。参考图7所示，为本申请实施例提供的一种显示装置的结构示意图，其中，显示装置包括：

上述任意一实施例提供的阵列基板1000；

设置于阵列基板1000的出光面一侧的盖板2000；

以及，包裹阵列基板1000和盖板2000的外壳(未画出)。

本申请实施例提供了一种阵列基板及显示装置，所述阵列基板包括：基板；位于所述基板一侧的驱动晶体管；位于所述驱动晶体管背离基板一侧的发光结构，所述发光结构包括靠近所述驱动晶体管一侧的阳极，且所述阳极与所述驱动晶体管的栅极之间具有交叠区域；以及，设置于所述阳极与所述驱动晶体管的栅极之间的屏蔽结构。由上述内容可知，本申请实施例提供的技术方案，阵列基板上的驱动晶体管的栅极与阳极之间设置有一屏蔽结构，屏蔽结构用于改善驱动晶体管的栅极和阳极之间的寄生电容，改善由于寄生电容存在而出现的信号串扰现象，进而改善显示装置的显示效果，提高显示装置显示亮度的均一性。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。