一种具有阻容二极管辅助触发SCR结构的ESD防护器件的制作方法

本发明属于集成电路的静电放电防护领域，涉及一种ESD防护器件，具体涉及一种具有阻容二极管辅助触发SCR结构的ESD防护器件，可用于提高片上IC的ESD可靠性。

背景技术：

日常生活中，随着多媒体技术的快速发展，电子系统的多功能性和便携性需求持续增加，这均会迫使电子系统需要更高的集成度。虽然集成技术在不断提高，IC芯片高集成度大大提高了系统的电路性能和能耗效率，但是，IC芯片的可靠性问题却随着集成技术的提高变得日益严峻。尤其是IC芯片在人为或机器接触过程中产生的静电放电(ESD)，严重损害着IC芯片的稳定性和效能性。瞬态ESD脉冲可造成芯片功能完全丧失，也可能损坏芯片的局部电路，造成电子系统功能紊乱。而且，这种潜在性的损伤在检测中较难以发现，严重影响产品的成品率。正因如此，针对IC芯片的ESD防护电路逐渐引起业内人士的关注，并已成为当前ESD研究领域的热点。

目前，已有一部分IC芯片已采用ESD防护电路，这在增强IC芯片ESD防护能力的同时，也会同时增加IC的芯片面积，由此造成芯片的制造成本的增加。与二极管、栅接地N型金属氧化物半导体(GGNMOS)等常见防护结构相比，可控硅整流器(SCR)结构的单位面积ESD电流泄放能力较强，有利于节省版图面积和降低制造成本，所以SCR器件逐渐成为IC芯片的片上ESD防护领域的研究热点。但是，SCR结构存在触发电压高，维持电压低易产生闩锁等问题，严重制约了SCR结构在IC芯片的ESD防护应用。1993年，A.D.W.Miller提出了一种外接阻容耦合电路的方法，以降低ESD防护器件的触发电压和开启时间，提升器件的导通均匀性，从而提高器件的ESD防护能力。然而，外接的阻容耦合电路会大大增加IC芯片的版图面积，不利于日益高密度集成的IC芯片。本发明实例提供了一种具有阻容二极管辅助触发SCR结构的ESD防护器件，一方面，该器件具有由寄生阱电阻、MOS电容和栅控二极管构成的寄生阻容耦合辅助触发路径，既不用耗费额外的版图面积，又能充分利用阻容耦合电路触发电压低、开启时间短的优势，还能通过栅控二极管的导通提高N阱寄生阱电阻的电位，加速SCR结构电流泄放路径的开启；另一方面，该器件还具有由一寄生PNP和两NPN构成的两条SCR结构电流泄放路径，既能充分利用SCR结构的强鲁棒性特点，又能利用多电流泄放路径对寄生PNP集电极电流的分流作用，降低SCR结构的正反馈程度，有助于提高器件的维持电压。

技术实现要素：

针对具有SCR结构的ESD防护器件普遍存在触发电压较高和维持电压过低的问题，本发明实例设计了一种具有阻容二极管辅助触发SCR结构的ESD防护器件，充分利用阻容耦合电路触发电压低和开启速度快的优势，结合SCR结构的ESD鲁棒性强的优点，并通过形成多电流泄放路径有效分流ESD脉冲，使该设计器件在ESD应力作用下，可形成由寄生阱电阻、MOS电容和栅控二极管构成的寄生阻容耦合辅助触发路径和由一寄生PNP和两NPN构成的两条SCR结构电流泄放路径，以降低器件的触发电压和开启时间，提高器件的维持电压。

本发明通过以下技术方案实现：

一种具有阻容二极管辅助触发SCR结构的ESD防护器件，其包括由寄生阱电阻、MOS电容和栅控二极管构成的寄生阻容耦合辅助触发路径和由一寄生PNP和两NPN构成的两条SCR结构电流泄放路径，以降低器件的触发电压和开启时间，提高器件的维持电压，其特征在于：主要由P衬底、N阱、P阱、第一N+注入区、第一P+注入区、第二N+注入区、第三N+注入区、第二P+注入区、第四N+注入区、第三P+注入区、第一多晶硅栅及其覆盖的第一薄栅氧化层和第二多晶硅栅及其覆盖的第二薄栅氧化层构成；

在所述P衬底的表面区域从左至右依次设有所述N阱和所述P阱，所述P衬底的左侧边缘与所述N阱的左侧边缘相连，所述N阱的右侧与所述P阱的左侧相连，所述P阱的右侧与所述P衬底的右侧边缘相连；

在所述N阱的表面区域从左至右依次设有所述第一N+注入区、所述第一P+注入区、所述第二N+注入区和所述第一多晶硅栅及其覆盖的所述第一薄栅氧化层，所述第一多晶硅栅及其覆盖的所述第一薄栅氧化层的左侧与所述第二N+注入区的右侧相连，所述第一多晶硅栅及其覆盖的所述第一薄栅氧化层的右侧与所述第三N+注入区的左侧相连；

所述第三N+注入区横跨在所述N阱和所述P阱表面区域，所述第三N+注入区的右侧与所述第二P+注入区的左侧相连；

在所述P阱的表面区域从左至右依次设有所述第二P+注入区、所述第二多晶硅栅及其覆盖的所述第二薄栅氧化层、所述第四N+注入区和所述第三P+注入区，所述第二多晶硅栅及其覆盖的所述第二薄栅氧化层的左侧与所述第二P+注入区的右侧相连，所述第二多晶硅栅及其覆盖的所述第二薄栅氧化层的右侧与所述第四N+注入区的左侧相连；

所述第一N+注入区与第一金属1相连，所述第一P+注入区与第二金属1相连，所述第二N+注入区与第三金属1相连，所述第一多晶硅栅与第四金属1相连，所述第二多晶硅栅与第五金属1相连，所述第四N+注入区与第六金属1相连，所述第三P+注入区与第七金属1相连；

所述第一金属1和所述第二金属1均与第八金属1相连，从所述第八金属1引出第一电极，用作器件的金属阳极；

所述第三金属1、所述第四金属1和所述第五金属1均与第九金属1相连；

所述第六金属1和所述第七金属1均与第十金属1相连，从所述第十金属1引出第二电极，用作器件的金属阴极。

本发明的有益技术效果为：

(1)本发明实例中，由所述第一N+注入区、所述N阱、所述第二N+注入区、所述第一多晶硅栅及其覆盖的所述第一薄栅氧化层、所述第三N+注入区、所述第二P+注入区、所述第二多晶硅栅及其覆盖的所述第二薄栅氧化层、所述第四N+注入区和所述P阱构成由所述寄生阱电阻、所述MOS电容和所述栅控二极管构成的所述寄生阻容耦合辅助触发路径，在ESD应力作用下，当由所述第三N+注入区和所述第二P+注入区构成的反偏PN结发生齐纳击穿时，所述寄生阻容耦合辅助触发路径导通，可增大所述N阱的寄生阱电阻R_n的压降和所述具有阻容二极管辅助触发SCR结构的ESD防护器件的触发电流，从而降低器件的触发电压和开启时间。

(2)本发明实例中，由所述第一N+注入区、所述第一P+注入区、所述N阱和所述第三P+注入区构成寄生PNP管T1，由所述第一N+注入区、所述P阱、所述第四N+注入区和所述第三P+注入区构成NPN管T2，由所述第三N+注入区、所述第二P+注入区、所述P阱和所述第四N+注入区构成NPN管T3，由所述PNP管T1、所述NPN管T2、所述NPN管T3和所述寄生阱电阻构成所述两条SCR结构电流泄放路径，具体包含由所述PNP管T1、所述NPN管T2和所述寄生阱电阻构成的SCR结构电流路径C1，以及由所述PNP管T1、所述NPN管T3和所述寄生阱电阻构成的另一SCR结构电流路径C2，所述SCR结构电流路径C2可降低所述SCR结构电流路径C1的正反馈程度，从而提高器件的维持电压。

附图说明

图1是本发明实例器件结构剖面示意图；

图2是本发明实例器件用于ESD防护的电路连接图；

图3是本发明实例器件在ESD应力作用下部分开启时的等效电路图；

图4是本发明实例器件在ESD应力作用下完全开启时的等效电路图。

具体实施方式

下面结合附图和具体实施方式对本发明作进一步详细的说明：

本发明实例设计了一种具有阻容二极管辅助触发SCR结构的ESD防护器件，通过利用阻容耦合电路响应速度快、SCR结构的ESD鲁棒性强及多电流泄放路径的有效分流等特征，使该设计器件在ESD应力作用下，可形成由寄生阱电阻、MOS电容和栅控二极管构成的寄生阻容耦合辅助触发路径和由一寄生PNP和两NPN构成的两条SCR结构电流泄放路径，以降低器件的触发电压和开启时间，提高器件的维持电压。

如图1所示的本发明实例器件内部结构的剖面图，具体为一种具有阻容二极管辅助触发SCR结构的ESD防护器件，其包括由寄生阱电阻、MOS电容和栅控二极管构成的寄生阻容耦合辅助触发路径和由一寄生PNP和两NPN构成的两条SCR结构电流泄放路径，以降低器件的触发电压和开启时间，提高器件的维持电压，其特征在于：主要由P衬底101、N阱102、P阱103、第一N+注入区104、第一P+注入区105、第二N+注入区106、第三N+注入区107、第二P+注入区108、第四N+注入区109、第三P+注入区110、第一多晶硅栅111及其覆盖的第一薄栅氧化层112和第二多晶硅栅113及其覆盖的第二薄栅氧化层114构成；

在所述P衬底101的表面区域从左至右依次设有所述N阱102和所述P阱103，所述P衬底101的左侧边缘与所述N阱102的左侧边缘相连，所述N阱102的右侧与所述P阱103的左侧相连，所述P阱103的右侧与所述P衬底101的右侧边缘相连；

在所述N阱102的表面区域从左至右依次设有所述第一N+注入区104、所述第一P+注入区105、所述第二N+注入区106和所述第一多晶硅栅111及其覆盖的所述第一薄栅氧化层112，所述第一多晶硅栅111及其覆盖的所述第一薄栅氧化层112的左侧与所述第二N+注入区106的右侧相连，所述第一多晶硅栅111及其覆盖的所述第一薄栅氧化层112的右侧与所述第三N+注入区107的左侧相连；

所述第三N+注入区107横跨在所述N阱102和所述P阱103表面区域，所述第三N+注入区107的右侧与所述第二P+注入区108的左侧相连；

在所述P阱103的表面区域从左至右依次设有所述第二P+注入区108、所述第二多晶硅栅113及其覆盖的所述第二薄栅氧化层114、所述第四N+注入区109和所述第三P+注入区110，所述第二多晶硅栅113及其覆盖的所述第二薄栅氧化层114的左侧与所述第二P+注入区108的右侧相连，所述第二多晶硅栅113及其覆盖的所述第二薄栅氧化层114的右侧与所述第四N+注入区109的左侧相连。

如图2所示，所述第一N+注入区104与第一金属1 201相连，所述第一P+注入区105与第二金属1 202相连，所述第二N+注入区106与第三金属1 203相连，所述第一多晶硅栅111与第四金属1 204相连，所述第二多晶硅栅113与第五金属1 205相连，所述第四N+注入区109与第六金属1 206相连，所述第三P+注入区110与第七金属1 207相连；

所述第一金属1 201和所述第二金属1 202均与第八金属1 208相连，从所述第八金属1 208引出第一电极211，用作器件的金属阳极；

所述第三金属1 203、所述第四金属1 204和所述第五金属1 205均与第九金属1 209相连；

所述第六金属1 206和所述第七金属1 207均与第十金属1 210相连，从所述第十金属1 210引出第二电极212，用作器件的金属阴极。

如图3所示，由所述N阱102、所述第二N+注入区106、所述第一多晶硅栅111及其覆盖的所述第一薄栅氧化层112和所述第三N+注入区107构成MOS电容NCAP，由所述第二P+注入区108、所述第二多晶硅栅113及其覆盖的所述第二薄栅氧化层114和所述第四N+注入区109构成栅控二极管GD，当ESD脉冲作用于本发明实例器件时，所述N阱102的寄生阱电阻R_n、所述P阱103的寄生阱电阻R_p、所述MOS电容NCAP与所述栅控二极管GD之间存在阻容耦合作用。

当ESD脉冲经所述寄生阱电阻R_n到达所述第二N+注入区106时，在所述第一多晶硅栅111及其覆盖的所述第一薄栅氧化层112和所述第二多晶硅栅113及其覆盖的所述第二薄栅氧化层114的上方均获得一正向电压脉冲，一方面，该脉冲有利于所述N阱102的多数载流子在所述第一薄栅氧化层112的下方区域积累，形成电子导电沟道，此时，在所述第一多晶硅栅111及其覆盖的所述第一薄栅氧化层112与所述N阱102之间存在本征电容C_int，同时，在所述第一多晶硅栅111及其覆盖的所述第一薄栅氧化层112与所述第二N+注入区106之间存在寄生电容C_gd1，在所述第一多晶硅栅111及其覆盖的所述第一薄栅氧化层112和所述第三N+注入区107之间存在寄生电容C_gs1，所述本征电容C_int、所述寄生电容C_gd1和所述寄生电容C_gs1并联，等效可得电容C_NCAP；另一方面，在ESD脉冲的作用下，所述第二薄栅氧化层114的下方区域形成由负离子电荷组成的耗尽区，当ESD脉冲持续增加时，所述P阱103的少数载流子被吸引到所述第二薄栅氧化层114的下方区域，形成电子导电沟道，此时，在所述第二多晶硅栅113及其覆盖的所述第二薄栅氧化层114和所述P阱103之间存在寄生PN结电容C_pn，同时，在所述第二多晶硅栅113及其覆盖的所述第二薄栅氧化层114与所述第二P+注入区108之间存在寄生电容C_gd2，在所述第二多晶硅栅113及其覆盖的所述第二薄栅氧化层114和所述第四N+注入区109之间存在寄生电容C_gs2，所述寄生PN结电容C_pn、所述寄生电容C_gd2和所述寄生电容C_gs2并联，等效可得电容C_GD。所述等效电容C_NCAP和所述等效电容C_GD并联，等效可得总电容C。由所述总电容C、所述寄生阱电阻R_n和所述寄生阱电阻R_p构成阻容耦合电路，可提高器件开启速度。

当ESD脉冲足以使由所述第三N+注入区107和所述第二P+注入区108构成的反向PN结发生齐纳击穿时，由所述寄生阱电阻、所述MOS电容和所述栅控二极管构成的寄生阻容耦合辅助触发路径迅速导通，可提高器件的触发电流，降低器件的触发电压。并且，增大的触发电流有助于增大所述寄生阱电阻R_n上的压降，加速由所述第一N+注入区104、所述第一P+注入区105、所述N阱102和所述第三P+注入区110构成的寄生PNP管T1的开启，有利于辅助触发由所述寄生PNP和所述两NPN构成的所述两条SCR结构电流泄放路径。

如图4所示，当ESD脉冲持续作用于本发明实例器件，且当所述寄生阱电阻R_n的电势上升至0.7V时，所述寄生PNP管T1开启，其集电极电流流经所述寄生阱电阻R_p，根据三极管的电流放大效应，该增大的发射极电流又会促进由所述第一N+注入区104、所述P阱103、所述第四N+注入区109和所述第三P+注入区110构成的寄生NPN管T2和由所述第三N+注入区107、所述第二P+注入区108、所述P阱103和所述第四N+注入区109构成的寄生NPN管T3的基极电流的增大，并有利于促进所述寄生阱电阻R_p的电势上升至0.7V，因此，由所述PNP管T1、所述NPN管T2、所述NPN管T3和所述寄生阱电阻构成的所述两条SCR结构电流泄放路径能得以快速导通，具体包括由所述PNP管T1、所述NPN管T2和所述寄生阱电阻构成的SCR结构电流路径C1和由所述PNP管T1、所述NPN管T3和所述寄生阱电阻构成的另一SCR结构电流路径C2。此外，又由于所述NPN管T3的基极与所述PNP管T1的集电极相连，所述NPN管T3将所述SCR结构电流路径C1正反馈回路中的电流分流出一部分，可降低所述SCR结构电流路径C1的正反馈程度，从而提高器件的维持电压。

最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。