本发明涉及图像传感器技术领域，更具体地，涉及一种可减少串扰和提高灵敏度的像素单元结构和形成方法。
背景技术：
通常，图像传感器是指将光信号转换为电信号的装置。按照制造工艺和工作原理的不同，图像传感器又可以分为电荷耦合器件(CCD)和互补金属氧化物半导体(CMOS)图像传感器芯片。
CMOS图像传感器和传统的CCD传感器相比具有低功耗，低成本和与CMOS工艺兼容等特点，因此得到越来越广泛的应用。现在CMOS图像传感器不仅用于消费电子领域，例如微型数码相机(DSC)，手机摄像头，摄像机和数码单反(DSLR)中，而且在汽车电子，监控，生物技术和医学等领域也得到了广泛的应用。
CMOS图像传感器的像素单元是图像传感器实现感光的核心器件。最常用像素单元为包含一个光电二极管和四个晶体管的有源像素结构，这些器件中光电二极管是感光单元，实现对光线的收集和光电转换，其它的MOS晶体管是控制单元，主要实现对光电二极管的选中，复位，信号放大和读出的控制。
在图像传感器芯片的性能各种评价指标中，像素单元之间的串扰和像元灵敏度是其核心指标之一。其中，串扰指的是相邻像元之间的信号干扰，灵敏度指的是像素单元的光电转换能力；而CMOS图像传感器像素单元之间的串扰又包括光学串扰和电学串扰两种。像元之间的串扰造成图像传感器图像分辨率的下降和偏色等图像质量劣化的现象，因此需要采用多种方法予以避免。通常电学串扰可通过像素单元之间的沟槽隔离和PN结隔离来实现，而其中对抑制像素单元之间串扰的最有效办法是使用深槽隔离来进行像素单元感光二极管之间的隔离。
请参阅图1，图1是一种使用深槽隔离的常规像素单元的截面图。如图1所示，在硅衬底10上形成有深槽隔离11，深槽隔离11之间为像素单元用于感光的光电二极管13。通过在深槽隔离11结构中填充介质、半导体或金属来实现两个光电二极管13之间的光学和电学串扰的隔离。其中，像素单元的总尺寸a等于沟槽隔离顶部的宽度b与像素单元的感光尺寸c之和。
上述常规像素单元结构中，像素单元的总尺寸a通常在1μm到10μm左右。而随着对图像传感器分辨率要求的提升，最先进的像素单元尺寸已经进入0.9微米。对每种特定的像素单元而言，其尺寸是确定的；因此，为了增加像素单元的感光面积，就需要尽量减小隔离区域顶部的尺寸b，即为了保证像素单元的填充因子，提高灵敏度，需要尽量减小深槽隔离11顶部的宽度。但是，由于沟槽深宽比通常在10比1以上，因此减小沟槽宽度又会造成深槽隔离11深宽比的增加，造成深槽隔离11的填充工艺难度较高，常常在深槽隔离11中形成空洞12，造成图像传感器性能和可靠性的下降。
同时，在上述常规像素单元结构中，为了实现深槽隔离中介质、半导体或金属的填充，需要将深槽隔离11结构制作成下窄上宽的倒梯形结构，而下窄上宽的倒梯形结构也不利于入射光在沟槽侧壁上的反射，使得光电二极管感光面积和沟槽侧壁反射光线的的减少，从而造成像素单元灵敏度的下降。因而使用传统的深槽隔离工艺，无法同时保证既能缩小“b”的尺寸而又不会在沟槽内形成空洞，且沟槽刻蚀工艺的特性也决定了只能形成倒梯形的结构。
因此，需要找到一种新的形成像素单元间有效隔离并减小串扰的结构，可以保证既能缩小隔离区域顶部的尺寸，同时又不会在沟槽内形成空洞。
技术实现要素：
本发明的目的在于克服现有技术存在的上述缺陷，提供一种减少串扰和提高灵敏度的像素单元结构和形成方法。
为实现上述目的，本发明的技术方案如下：
本发明提供了一种减少串扰和提高灵敏度的像素单元结构，包括：
第一硅层衬底；
位于第一硅层衬底之上的多个像素隔离区凸起结构；
填充于像素隔离区之间的第二硅层，以及形成于第二硅层中的光电二极管；
其中，所述像素隔离区具有自其顶部向底部方向宽度保持一致或宽度逐渐增大的截面结构。
优选地，所述第二硅层是单晶硅外延层。
优选地，所述像素隔离区为具有内层和外层的复合层结构。
优选地，所述复合层的内层是二氧化硅、氮化硅、氮氧化硅的其中至少一种，或者是多晶硅，或者是至少一种金属，或者是至少一种金属化合物，或者是至少一种金属和至少一种金属化合物的组合；所述复合层的外层是二氧化硅、氮化硅、氮氧化硅的其中至少一种。
优选地，所述像素隔离区具有矩形或正梯形的截面结构。
本发明还提供了一种减少串扰和提高灵敏度的像素单元结构的形成方法，包括：
提供一第一硅层衬底，在所述第一硅层衬底之上形成多个像素隔离区凸起结构；
在所述像素隔离区之间填充形成第二硅层；
在所述第二硅层中形成光电二极管；
其中，形成所述像素隔离区时，使其形成具有自顶部向底部方向宽度保持一致或宽度逐渐增大的截面结构。
优选地，所述形成多个像素隔离区凸起结构，包括：
在所述第一硅层衬底上淀积隔离材料，通过光刻和刻蚀，将后续需要形成像素单元感光区域的隔离材料去除，保留隔离区域的隔离材料，形成像素隔离区内层结构；
在所述第一硅层衬底表面全面淀积一层介质材料，通过光刻和刻蚀，将像素隔离区内层结构之间的第一硅层衬底表面的部分介质材料去除，暴露出用于形成像素单元感光区域的第一硅层衬底表面，保留隔离区域的介质材料作为像素隔离区外层结构，形成完整的像素隔离区凸起结构。
优选地，所述隔离材料是二氧化硅、氮化硅、氮氧化硅的其中至少一种，或者是多晶硅，或者是至少一种金属，或者是至少一种金属化合物，或者是至少一种金属和至少一种金属化合物的组合；所述介质材料是二氧化硅、氮化硅、氮氧化硅的其中至少一种。
优选地，所述形成第二硅层，包括：
通过外延工艺，在像素隔离区凸起结构之间用于形成像素单元感光区域的第一硅层衬底表面形成作为第二硅层的一层单晶硅外延层。
优选地，通过光刻和离子注入工艺，在用于形成像素单元感光区域的第二硅层中形成所述光电二极管。
从上述技术方案可以看出，本发明通过先在衬底之上形成具有宽度上下一致或逐渐增大的截面结构的像素隔离区，再通过硅外延和光电二极管注入的方法来形成像素单元，避免了常规CMOS图像传感器工艺中先在衬底中形成倒梯形结构的沟槽隔离，然后进行沟槽填充，最后进行光电二极管注入而带来的沟槽填充空洞和灵敏度降低的问题，能够有效防止串扰，增加光电二极管表面的感光区域，以及增加入射光在像素隔离区侧壁上的反射，从而进一步提升像素单元的灵敏度。
附图说明
图1是一种使用深槽隔离的常规像素单元的结构示意图；
图2是本发明第一较佳实施例的一种具有矩形截面像素隔离区的像素单元结构示意图；
图3是本发明第二较佳实施例的一种具有梯形截面像素隔离区的像素单元结构示意图；
图4是本发明一较佳实施例的一种减少串扰和提高灵敏度的像素单元结构的形成方法流程图；
图5-图10是本发明第三较佳实施例的形成具有矩形截面像素隔离区像素单元结构的工艺步骤示意图；
图11-图16是本发明第四较佳实施例的形成具有梯形截面像素隔离区像素单元结构的工艺步骤示意图。
具体实施方式
为了解决常规CMOS图像传感器工艺中由于先在衬底中形成倒梯形结构的沟槽隔离，然后进行沟槽填充，最后进行光电二极管注入而带来的沟槽填充空洞和灵敏度降低的问题，本发明提供了一种减少串扰和提高灵敏度的像素单元结构，包括：第一硅层衬底；位于第一硅层衬底之上的多个像素隔离区凸起结构；填充于像素隔离区之间的第二硅层，以及形成于第二硅层中的光电二极管；其中，所述像素隔离区具有自其顶部向底部方向宽度保持一致或宽度逐渐增大的截面结构。
本发明还提供了一种减少串扰和提高灵敏度的像素单元结构的形成方法，包括：提供一第一硅层衬底，在所述第一硅层衬底之上形成多个像素隔离区凸起结构；在所述像素隔离区之间填充形成第二硅层；在所述第二硅层中形成光电二极管；其中，形成所述像素隔离区时，使其形成具有自顶部向底部方向宽度保持一致或宽度逐渐增大的截面结构。
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
在以下本发明的具体实施方式中，先请参阅图2，图2是本发明第一较佳实施例的一种具有矩形截面像素隔离区的像素单元结构示意图。如图2所示，本发明的一种减少串扰和提高灵敏度的像素单元结构，包括：位于底层的第一硅层衬底20，建立在第一硅层衬底20之上并具有矩形截面的多个像素隔离区(矩形隔离区或矩形隔离)21，填充位于各像素隔离区21之间的第二硅层22，以及对应形成于第二硅层22中各像素单元的光电二极管23。
请参阅图2。第一硅层衬底20可以使用N型或P型硅衬底。
像素隔离区21的结构形态可采用常规CMOS图像传感器像素单元中深槽隔离的结构形式，区别在于，本发明的像素隔离区21是设置在硅衬底表面以上的凸起结构，而常规CMOS图像传感器像素单元中的隔离结构是设置在硅衬底中的深槽隔离(请参考图1)；并且，本发明的像素隔离区21具有自其顶部向底部方向宽度保持一致、即具有矩形截面的截面结构，而常规CMOS图像传感器像素单元中的深槽隔离通常具有倒梯形的截面结构。
此外，像素隔离区21可以采用具有内层211和外层212的复合层结构(即像素隔离区21包括内层211和外层212)。例如，像素隔离区21复合层的内层211为隔离材料，可以采用二氧化硅、氮化硅、氮氧化硅等的其中至少一种制作；也可以采用多晶硅等半导体制作；或者可采用至少一种金属制作，例如钨、铜、铝等；或者可采用至少一种金属化合物制作，例如氮化钽、氮化钛等；还可以采用至少一种金属和至少一种金属化合物的组合形式。复合层的外层212为介质材料，可以采用二氧化硅、氮化硅、氮氧化硅的其中至少一种覆盖在内层211表面而形成。
第二硅层22是单晶硅外延层；例如可以是在第一硅层20表面形成的第一硅层的外延硅层。光电二极管23即形成于此外延硅层22中，作为像素单元的感光元件。
请参阅图2。本发明中矩形截面的像素隔离区21结构，可通过刻蚀形成。因此，所形成的像素隔离区21截面形态避免了常规沟槽隔离的倒梯形结构，而且通过光刻和刻蚀形成的矩形隔离区21中不会形成空洞，可有效防止串扰，保证了产品的可靠性和图像质量。矩形隔离截面可以有效减小隔离区域顶部的尺寸b，因此在像素单元的总尺寸a不变的情况下，相应增加了像素单元的感光尺寸c，即有效增加了光电二极管23表面的感光区域，从而可增加进光量和提高灵敏度；同时，矩形隔离可以增加入射光24在其侧壁上的反射，从而可进一步提升像素单元的灵敏度。
请参阅图3，图3是本发明第二较佳实施例的一种具有梯形截面像素隔离区的像素单元结构示意图。如图3所示，本实施例的一种减少串扰和提高灵敏度的像素单元结构中，像素隔离区(梯形隔离区或梯形隔离)21’具有自其顶部向底部方向宽度逐渐增大、即具有正梯形截面的截面结构。并且，像素隔离区21’同样可以采用具有内层211’和外层212’的复合层结构(即像素隔离区21’包括内层211’和外层212’)。正梯形隔离21’具有朝向入射光24方向的倾斜侧壁，因而相对于第一较佳实施例可以进一步增加入射光24在侧壁上的反射，从而更进一步提升像素单元的灵敏度。本实施例的一种减少串扰和提高灵敏度的像素单元的其他结构与上述的第一较佳实施例可相同，本例不再赘述。
下面通过具体实施方式及附图，对本发明的一种减少串扰和提高灵敏度的像素单元结构的形成方法进行详细说明。
请参阅图4，图4是本发明一较佳实施例的一种减少串扰和提高灵敏度的像素单元结构的形成方法流程图；同时，请参阅图5-图10，图5-图10是本发明第三较佳实施例的形成具有矩形截面像素隔离区像素单元结构的工艺步骤示意图。如图4所示，本发明的一种减少串扰和提高灵敏度的像素单元结构的形成方法，可用于形成上述的减少串扰和提高灵敏度的像素单元结构，并可包括以下步骤：
步骤S01：提供一第一硅层衬底，在第一硅层衬底之上淀积隔离材料。
如图5所示，首先，可以使用N型或P型硅衬底作为第一硅层衬底20，在第一硅层衬底20表面上淀积隔离材料25。其淀积的隔离材料25厚度应大于或等于后续注入形成的光电二极管23的深度。
可以使用化学汽相淀积、溅射或蒸发等工艺方法，在第一硅层衬底20上形成一层厚度例如大于1微米的隔离材料25(作为像素隔离区21复合层的内层211材料)。
隔离材料25可以采用二氧化硅、氮化硅、氮氧化硅等介质材料，也可以采用多晶硅等半导体，或者是钨、铜、铝、氮化钽、氮化钛等金属或金属化合物。
步骤S02：图形化隔离材料。
如图6所示，然后，可通过光刻和刻蚀，对隔离材料25进行图形化，将后续需要形成像素单元感光区域的部分隔离材料去除，并保留隔离区域的部分隔离材料，从而形成像素隔离区21的内层211结构。其中，根据已有刻蚀技术，可使得形成的像素隔离区内层211结构具有矩形的截面结构。
步骤S03：在第一硅层衬底表面全面淀积一层介质材料。
如图7所示，其次，在形成的上述器件表面全面淀积一层介质材料26(作为像素隔离区21复合层的外层212材料)。
介质材料26可以是二氧化硅、氮化硅和氮氧化硅等。这层介质26可以在后续进行硅的外延工艺中，起到保护隔离材料25，防止外延沾污的作用。
步骤S04：图形化介质材料。
如图8所示，再次，可通过光刻和刻蚀，对介质材料26进行图形化，将像素隔离区内层211结构之间的第一硅层衬底20表面的部分介质材料去除，暴露出用于后续外延生产(即用于形成像素单元感光区域)的第一硅层衬底20表面，保留隔离区域的介质材料作为像素隔离区外层212结构，从而形成完整的像素隔离区21凸起结构。
步骤S05：外延生长第二硅层。
如图9所示，随后，可通过外延工艺，在像素隔离区21凸起结构之间用于形成像素单元感光区域的第一硅层衬底20表面形成作为第二硅层22的一层单晶硅外延层。这层利用第一硅层20外延形成的单晶硅，可用于后续像素单元感光器件的制造。进行硅的外延生长时，应使得第二硅层22的厚度等于隔离区21的高度。
步骤S06：光电二极管注入。
如图10所示，最后，可使用光刻和离子注入工艺，在用于形成像素单元感光区域的第二硅层22(硅外延层)中形成光电二极管23。
同样的，可如图11至图16所示，根据已有刻蚀技术，形成上述具有梯形截面的像素隔离区21’的像素单元结构，本例不再赘述。
综上所述，本发明通过先在衬底之上形成具有宽度上下一致或逐渐增大的截面结构的像素隔离区，再通过硅外延和光电二极管注入的方法来形成像素单元，避免了常规CMOS图像传感器工艺中先在衬底中形成倒梯形结构的沟槽隔离，然后进行沟槽填充，最后进行光电二极管注入而带来的沟槽填充空洞和灵敏度降低的问题，能够有效防止串扰，增加光电二极管表面的感光区域，以及增加入射光在像素隔离区侧壁上的反射，从而进一步提升像素单元的灵敏度。
以上的仅为本发明的优选实施例，实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。