电容器及其形成方法、半导体器件及其形成方法与流程

本发明涉及半导体制造领域，尤其涉及一种电容器及其形成方法、半导体器件及其形成方法。

背景技术：

随着半导体技术的不断发展，动态随机存储器(dram)产品对电容器性能的要求越来越高。随着动态随机存储器的尺寸越来越小，如何制作出电容足够大且可靠性高的电容器，成为深亚微米集成电路工艺的重要研究方向。

技术实现要素：

本发明的目的在于提供一种半导体器件及其形成方法，在不增大半导体器件的尺寸的基础上通过增加极板表面积而提升电容器的存储电荷量。

为了达到上述目的，本发明提供了一种电容器，包括：

介质层，所述介质层中形成有接触窗，所述接触窗的侧壁具有至少一个凹陷部，以使所述接触窗的侧壁呈方波状；以及，

电容结构，包括缓冲层、底部电极层、电介质层及顶部电极层，所述缓冲层、底部电极层及所述电介质层依次层叠并覆盖所述接触窗的内壁及所述凹陷部的内壁，且所述电介质层还延伸覆盖所述介质层，所述顶部电极层填充所述接触窗及所述凹陷部并延伸覆盖所述电介质层位于所述介质层上的部分，其中，所述缓冲层与所述底部电极层接触的表面凹凸不平，使所述底部电极层与所述电介质层具有波浪形的轮廓。

可选的，所述底部电极层的厚度介于3nm-10nm，所述电介质层的厚度介于5nm-20nm。

可选的，所述凹陷部的侧壁垂直于所述接触窗的侧壁。

可选的，所述缓冲层的材料为导电材料，所述电容器还包括位于所述接触窗底部的导电层，所述导电层与所述缓冲层电连接。

本发明还提供了一种电容器的形成方法，包括：

提供衬底，所述衬底上形成有介质层，所述介质层中形成有接触窗，并且所述介质层包括若干交替堆叠的第一介质层及第二介质层，所述接触窗依次贯穿所述第一介质层与所述第二介质层；

通过所述接触窗沿着垂直于深度的方向横向刻蚀所述第一介质层或所述第二介质层，以在所述接触窗的侧壁上形成至少一个凹陷部，并使所述接触窗的侧壁呈方波状；以及，

形成电容结构于所述接触窗中，所述电容包括缓冲层、底部电极层、电介质层及顶部电极层，所述缓冲层、底部电极层及所述电介质层依次层叠并覆盖所述接触窗的内壁及所述凹陷部的内壁，且所述电介质层还延伸覆盖所述介质层，所述顶部电极层填充所述接触窗及所述凹陷部并延伸覆盖所述电介质层位于所述介质层上的部分，其中，所述缓冲层与所述底部电极层接触的表面凹凸不平，使所述底部电极层与所述电介质层具有波浪形的轮廓。

可选的，所述缓冲层的材料为粗糙多晶硅，通过控制所述缓冲层中粗糙多晶硅的晶粒尺寸以使所述缓冲层的表面凹凸不平。

可选的，采用湿法刻蚀工艺横向刻蚀所述第一介质层或所述第二介质层，所述湿法刻蚀工艺对所述第一介质层和所述第二介质层的刻蚀选择比大于100。

本发明还提供了一种半导体器件，包括：

衬底，所述衬底包括若干源极接触区；

介质层，形成于所述衬底上，所述介质层中形成有对应所述源极接触区的接触窗，所述接触窗的侧壁具有至少一个凹陷部，以使所述接触窗的侧壁呈方波状；以及，

电容结构，包括缓冲层、底部电极层、电介质层及顶部电极层，所述缓冲层、底部电极层及所述电介质层依次层叠并覆盖所述接触窗的内壁及所述凹陷部的内壁，且所述电介质层还延伸覆盖所述介质层，所述顶部电极层填充所述接触窗及所述凹陷部并延伸覆盖所述电介质层位于所述介质层上的部分，其中，所述缓冲层与所述底部电极层接触的表面凹凸不平，使所述底部电极层与所述电介质层具有波浪形的轮廓，以增加所述底部电极层与所述顶部电极层的层叠面积。

可选的，所述衬底中形成有若干晶体管，每个所述晶体管包括栅极结构及位于所述栅极结构两侧的源区和漏区，所述源极接触区与所述源区对应。

可选的，所述衬底上还形成有氧化硅层，所述氧化硅层中形成有对应所述源极接触区的导电层，所述接触窗的底部露出所述导电层，以使所述底部电极层与所述源极接触区通过所述导电层电连接，所述导电层用于形成所述晶体管的存储节点接触。

本发明还提供了一种半导体器件的形成方法，包括：

提供衬底，所述衬底包括若干源极接触区；

形成介质层于所述衬底上，所述介质层中形成有接触窗，并且所述介质层包括若干交替堆叠的第一介质层及第二介质层，所述接触窗依次贯穿所述第一介质层与所述第二介质层；

通过所述接触窗沿着垂直于深度的方向横向刻蚀所述第一介质层或所述第二介质层，以在所述接触窗的侧壁上形成至少一个凹陷部，并使所述接触窗的侧壁呈方波状；以及，

形成电容结构于所述接触窗中，所述电容包括缓冲层、底部电极层、电介质层及顶部电极层，所述缓冲层、底部电极层及所述电介质层依次层叠并覆盖所述接触窗的内壁及所述凹陷部的内壁，且所述电介质层还延伸覆盖所述介质层，所述顶部电极层填充所述接触窗及所述凹陷部并延伸覆盖所述电介质层位于所述介质层上的部分，其中，所述缓冲层与所述底部电极层接触的表面凹凸不平，使所述底部电极层与所述电介质层具有波浪形的轮廓。

可选的，形成介质层于所述衬底上之前，所述半导体器件的形成方法还包括：

形成氧化硅层于所述衬底上，刻蚀所述氧化硅层以形成对应所述源极接触区的开口；

形成导电层于每个所述开口中。

在本发明提供的电容器及其形成方法、半导体器件及其形成方法中，衬底上形成有介质层，所述介质层中形成有对应所述衬底的源极接触区的接触窗，所述接触窗的侧壁具有至少一个凹陷部，以使所述接触窗的侧壁呈方波状，然后将电容结构形成在所述接触窗中，所述电容结构的缓冲层、底部电极层及电介质层依次覆盖所述接触窗的内壁及所述凹陷部的内壁，且所述电介质层还延伸覆盖所述介质层，所述电容结构的顶部电极层填充所述接触窗及所述凹陷部并延伸覆盖所述电介质层位于所述衬底上的部分，所述凹陷部增加了所述底部电极层与顶部电极层的表面积，进一步，所述缓冲层与所述底部电极层接触的表面凹凸不平，使所述底部电极层与所述电介质层具有波浪形的轮廓，以进一步增加所述底部电极层与所述顶部电极层的表面积，从而提高了所述电容结构存储电荷量，从而实现所述半导体器件存储能力和稳定性的提升。

附图说明

图1为本发明实施例提供的电容器的结构示意图；

图2为本发明实施例提供的半导体器件的形成方法的流程图；

图3-图8为本发明实施例提供的采用半导体器件的形成方法形成的半导体结构的剖面示意图；

图9为本发明实施例提供的图8中a区域的局部放大图；

图中，附图标记为：

1-衬底；11-源区；12-漏区；

2-栅极结构；

3-导电层；31-氧化硅层；

4-介质层；41-第一介质层；42-第二介质层；

5-接触窗；51-凹陷部；

6-电容结构；61-底部电极层；62-电介质层；63-顶部电极层，64-缓冲层。

具体实施方式

下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

请参阅图1，本实施例中提供了一种电容器，包括介质层4，所述介质层4中形成有接触窗5，所述接触窗5的侧壁具有至少一个凹陷部51，以使所述接触窗5的侧壁呈方波状；以及，电容结构6，包括缓冲层64、底部电极层61、电介质层62及顶部电极层63，所述缓冲层64、底部电极层61及所述电介质层62依次层叠并覆盖所述接触窗5的内壁及所述凹陷部51的内壁，且所述电介质层62还延伸覆盖所述介质层4，所述顶部电极层63填充所述接触窗5及所述凹陷部51并延伸覆盖所述电介质层62位于所述介质层4上的部分，其中，所述缓冲层64与所述底部电极层61接触的表面凹凸不平，使所述底部电极层61与所述电介质层62具有波浪形的轮廓。

请继续参阅图1，所述电容结构形成于所述介质层4中以构成若干个存储电容(图中示意性的展示出了两个存储电容的情况)，可以理解的是，所述介质层4中的存储电容可以是一个，也可以是多个，取决于所述接触窗5的数量。

进一步，所述电容结构6包括缓冲层64、底部电极层61、电介质层62及顶部电极层63，所述底部电极层61与所述顶部电极层63分别用于构成所述存储电容的下极板和上极板，各个存储电容的下极板相互独立，而上极板可以连接在一起的。所述接触窗5的侧壁上具有横向的凹陷部51，以使所述接触窗5的侧壁呈方波状，也可以理解为，所述凹陷部51将所述接触窗5从垂直的侧壁变成了锯齿状的侧壁，从而在不增加半导体器件尺寸的基础上增加了所述底部电极层61和所述顶部电极层63的面积。可选的，所述凹陷部51沿深度方向的截面为矩形，即所述凹陷部51的侧壁垂直于所述接触窗5的侧壁，以使所述凹陷部51的形成工艺更加简单。

进一步，所述缓冲层64、底部电极层61及所述电介质层62依次覆盖所述接触窗5的内壁及所述凹陷部51的内壁，所述顶部电极层63填充在所述接触窗5及所述凹陷部51内。可以理解的是，由于所述凹陷部51的存在，可以使得每个存储电容的上极板和下极板的表面积增加，从而提高了存储电容的存储能力。而所述缓冲层64与所述底部电极层61接触的表面凹凸不平，从而使所述底部电极层61与所述电介质层62具有波浪形的轮廓，进一步增加了每个存储电容的上极板和下极板的表面积，从而使存储电容的存储能力得以提升。

可以理解的是，所述缓冲层64与所述底部电极层61接触的表面的凹凸度可以适量大一些，而所述底部电极层61及所述电介质层62的厚度可以适当小一些，以避免底部电极层61及所述电介质层62过厚无法形成波浪形的轮廓。本实施例中，所述底部电极层61的厚度介于3nm-10nm，所述电介质层62的厚度介于5nm-20nm，可以理解的是，所述底部电极层61与所述电介质层62的厚度可以根据所述凹陷部51的厚度决定，但同时也需要考虑到缓冲层64与所述底部电极层61接触的表面的粗糙度(所述底部电极层61与所述电介质层62不将缓冲层64的表面填平)。。可选的，所述电容器还包括位于所述接触窗5底部的导电层3，所述导电层3与所述缓冲层64电连接，为了将所述底部电极层61引出，所述缓冲层64有选的采用导电的材料制成。

基于此，请参阅图8和图9，其为本实施例提供的半导体器件的结构示意图，如图1-图9所示，所述半导体器件包括：衬底1，所述衬底1包括若干源极接触区；介质层4，形成于所述衬底1上，所述介质层4中形成有对应所述源极接触区的接触窗5，所述接触窗5的侧壁具有至少一个凹陷部51，以使所述接触窗5的侧壁呈方波状；电容结构6，包括缓冲层64、底部电极层61、电介质层62及顶部电极层63，所述缓冲层64、底部电极层61及所述电介质层62依次层叠并覆盖所述接触窗5的内壁及所述凹陷部51的内壁，且所述电介质层62还延伸覆盖所述介质层4，所述顶部电极层63填充所述接触窗5及所述凹陷部51并延伸覆盖所述电介质层62位于所述介质层4上的部分，其中，所述缓冲层64与所述底部电极层61接触的表面凹凸不平，使所述底部电极层61与所述电介质层62具有波浪形的轮廓，以增加所述底部电极层61与所述顶部电极层63的层叠面积，或者也可以这么理解，所述半导体器件包括衬底1及形成于所述衬底1上的电容器。

具体的，请参阅图8，所述衬底中1形成有有源区，每个所述有源区包括源区11及漏区12，所述源区11及所述漏区12之间形成有栅极结构2以构成晶体管。本实施例中，以每个所述有源区中形成有两个共用漏区12的晶体管为例进行详细说明。

所述衬底1上还形成有一氧化硅层31，所述氧化硅层31中形成有所述两个所述晶体管的位线接触(未图示)及导电层3，所述位线接触位于所述漏区12的上方，所述存导电层3位于每个所述源区11的上方，本实施例中，所述源区11有两个，所述导电层3也对应有两个，所述衬底1的源极接触区指的是对应所述衬底1中形成所述源区11的区域，所述导电层3用于形成所述晶体管的存储节点接触。

如图8所示，所述衬底1上形成有介质层4，所述介质层4中形成有接触窗5，每个所述接触窗5对应每个所述源极接触区，且所述接触窗5的底部露出所述导电层3，所述电容结构6形成于每个所述接触窗5中。如图8所示，所述半导体器件可以应用于集成电路存储器中，所述电容结构6用于构成所述集成电路存储器的各个存储电容，可以理解的是，所述晶体管的数量、所述接触窗的数量与所述存储电容的数量都是相等的，本实施例中，所述晶体管、接触窗及存储电容的数量都是两个。

基于此，如图2所示，本实施例提供了一种半导体器件的形成方法，包括：

s1:提供衬底，所述衬底包括若干源极接触区；

s2:形成介质层于所述衬底上，所述介质层中形成有接触窗，并且所述介质层包括若干交替堆叠的第一介质层及第二介质层，所述接触窗依次贯穿所述第一介质层与所述第二介质层；

s3:通过所述接触窗沿着垂直于深度的方向横向刻蚀所述第一介质层或所述第二介质层，以在所述接触窗的侧壁上形成至少一个凹陷部，并使所述接触窗的侧壁呈方波状；以及，

s4:形成电容结构于所述接触窗中，所述电容包括缓冲层、底部电极层、电介质层及顶部电极层，所述缓冲层、底部电极层及所述电介质层依次层叠并覆盖所述接触窗的内壁及所述凹陷部的内壁，且所述电介质层还延伸覆盖所述介质层，所述顶部电极层填充所述接触窗及所述凹陷部并延伸覆盖所述电介质层位于所述介质层上的部分，其中，所述缓冲层与所述底部电极层接触的表面凹凸不平，使所述底部电极层与所述电介质层具有波浪形的轮廓。

具体的，如图3所示，首先提供衬底1，所述衬底1中已经形成有两个晶体管(包括栅极结构2及排布在所述栅极结构2两侧的源区11和漏区12)，在所述衬底1上形成氧化硅层31，刻蚀所述氧化硅层3以形成对应源极接触区的开口(未图示)，在形成导电层3于所述开口3中，所述导电层3用于构成半导体器件的存储节点接触，所述导电层3与所述源区11电连接。

接着在所述衬底1上形成若干交替堆叠的第一介质层41及第二介质层42，所述第一介质层41及第二介质层42的材料不同，厚度可以相同，也可以不相同，本发明不作限制。若干所述第一介质层41及第二介质层42交替堆叠以形成介质层4。接着如图4所示，刻蚀若干所述第一介质层41及第二介质层42以形成接触窗5于所述介质层4中，所述接触窗5的位置对应所述衬底1的源极接触区，以使形成的所述接触窗5能够露出所述导电层3。可选的，所述接触窗5的横向宽度尺寸可以与所述导电层3的横向宽度尺寸相同，以实现更好的接触效果。

接下来，如图5所示，采用湿法刻蚀单独刻蚀所述第一介质层41或所述第二介质层42，具体的，由于所述第一介质层41及所述第二介质层42的材料不同，可以选择对所述第一介质层41和所述第二介质层42具有不同刻蚀选择比的刻蚀剂来刻蚀所述第一介质层41或所述第二介质层42。所述刻蚀剂从所述接触窗5中进入并横向刻蚀所述第一介质层41或所述第二介质层42，以使所述接触窗5侧壁的所述第一介质层41或所述第二介质层42被刻蚀以形成凹陷部51。本实施例中，选择对所述第一介质层41和所述第二介质层42具有极高(大于100倍以上)刻蚀选择比的刻蚀剂刻蚀所述第一介质层41(不会刻蚀所述第二介质层42)，以通过去除部分所述第一介质层41在所述接触窗5形成凹陷部51，因理解，实际上也可以通过刻蚀第二介质层42形成凹陷部51，但是需要采用另外的刻蚀剂。

可选的，本实施例中，所述第一介质层41的材料为氮化硅，所述第二介质层42的材料为氧化硅，则所述刻蚀剂可以为磷酸；或者，所述第一介质层的材料为硅硼玻璃，所述第二介质层的材料为硅磷玻璃，则所述刻蚀剂可以为氢氟酸。当然，所述第一介质层41和所述第二介质层42还可以是其他的材料，所述刻蚀剂也相应有不同的选择，此处不再一一举例。

刻蚀完成后，如图5所示，所述接触窗5的侧壁由于所述凹陷部51的存在具有方波状的轮廓，接着可以在所述接触窗5中形成电容结构。具体的，如图6所示，首先，所述在所述接触窗5的内壁形成缓冲层64，本实施例中，所述缓冲层64为粗糙多晶硅层，并通过控制生长粗糙多晶硅的气体和温度来控制粗糙多晶硅的晶粒尺寸，在特定温度下可以生长出比较粗糙的表面，使形成的所述缓冲层64背离所述介质层4的表面凹凸不平，粗糙度较高。

如图7所示，接着在所述缓冲层64上形成底部电极层61，所述底部电极层61覆盖所述接触窗5的内壁及所述凹陷部51的内壁，且，由于所述接触窗5的底部露出所述导电层3，所述底部电极层61也通过所述缓冲层64与所述源区11电连接，所述底部电极层61用于构成存储电容的下极板。接下来，在所述底部电极层61上形成电介质层62，以构成存储电容的电介质，可选的，为了提高隔离的效果(隔离底部电极层61和后续形成的顶部电极层)，所述电介质层62不仅覆盖所述底部电极层61，还覆盖了所述介质层4。可以理解的是，此时所述电介质层62也仅是覆盖所述接触窗5的内壁及凹陷部51的内壁，并未将所述凹陷部51填充上。并且，所述底部电极层61及所述电介质层62都比较薄，以至于并未将所述缓冲层64表面的凹凸填平，所述底部电极层61及所述电介质层62随着所述缓冲层64表面的凹凸幅度起伏，形成波浪形的轮廓。

如图8和图9所示，最后形成顶部电极层63，所述顶部电极层63填充所述接触窗5及所述凹陷部51，以构成所述存储电容的上极板，并且，所述顶部电极层63还延伸覆盖所述电介质层62位于所述介质层4上的部分，以使若干所述存储电容的上极板连接在一起。所述缓冲层64、底部电极层61、电介质层62及顶部电极层63共同构成所述电容结构6。此时，由于所述底部电极层61及所述电介质层62并未将所述缓冲层64表面的凹凸填平，所述顶部电极层63的表面积也相较现有技术有所增加，所述底部电极层61与所述顶部电极层63的层叠面积也增加了，从而增强的存储电容的存储能力。

进一步，本发明还提供了一种电容器的形成方法，包括：

s1:提供衬底，所述衬底上形成有介质层，所述介质层中形成有接触窗，并且所述介质层包括若干交替堆叠的第一介质层及第二介质层，所述接触窗依次贯穿所述第一介质层与所述第二介质层；

s2:通过所述接触窗沿着垂直于深度的方向横向刻蚀所述第一介质层或所述第二介质层，以在所述接触窗的侧壁上形成至少一个凹陷部，并使所述接触窗的侧壁呈方波状；以及，

s3:形成电容结构于所述接触窗中，所述电容包括缓冲层、底部电极层、电介质层及顶部电极层，所述缓冲层、底部电极层及所述电介质层依次层叠并覆盖所述接触窗的内壁及所述凹陷部的内壁，且所述电介质层还延伸覆盖所述介质层，所述顶部电极层填充所述接触窗及所述凹陷部并延伸覆盖所述电介质层位于所述介质层上的部分，其中，所述缓冲层与所述底部电极层接触的表面凹凸不平，使所述底部电极层与所述电介质层具有波浪形的轮廓。

由于所述电容器的形成方法包括在上文中详细描述的半导体器件的形成方法中，在此不再赘述。

综上，在本发明实施例提供的电容器及其形成方法、半导体器件及其形成方法中，衬底上形成有介质层，所述介质层中形成有对应所述衬底的源极接触区的接触窗，所述接触窗的侧壁具有至少一个凹陷部，以使所述接触窗的侧壁呈方波状，然后将电容结构形成在所述接触窗中，所述电容结构的缓冲层、底部电极层及电介质层依次覆盖所述接触窗的内壁及所述凹陷部的内壁，且所述电介质层还延伸覆盖所述介质层，所述电容结构的顶部电极层填充所述接触窗及所述凹陷部并延伸覆盖所述电介质层位于所述衬底上的部分，所述凹陷部增加了所述底部电极层与顶部电极层的表面积，进一步，所述缓冲层与所述底部电极层接触的表面凹凸不平，使所述底部电极层与所述电介质层具有波浪形的轮廓，以进一步增加所述底部电极层与所述顶部电极层的表面积，从而提高了所述电容结构存储电荷量，从而实现所述半导体器件存储能力和稳定性的提升。

上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。