薄膜晶体管及其制备方法、阵列基板、显示面板及装置与流程

本发明涉及显示技术领域，特别涉及一种薄膜晶体管及其制备方法、阵列基板、显示面板及装置。

背景技术：

多晶硅薄膜晶体管(p-sitft)中，有源层可以采用mla区域化激光退火技术制备，即激光光束通过mla(microlensarray)掩膜板选择性对tft沟道区域的a-si进行激光退火，使其形成p-si，该技术又被称为plas(partiallaserannealsilicon)或sla(selectivelaser-annealing)。图1为通过该技术形成的常规tft结构，如图1所示，一般会在源漏电极的n+a-si层与p-si之间增加a-si层，以减小热载流子效应，避免ioff太大；但是，这也导致出现以下问题：a-si太厚，则会导致开态电流(ion)太小，a-si太薄则热载流子效应仍然很大，关态电流(ioff)较大；因此，上述tft结构的开关性能很难保证。

技术实现要素：

本发明公开了一种薄膜晶体管及其制备方法、阵列基板、显示面板及装置，目的是改善tft结构的开关性能。

为达到上述目的，本发明提供以下技术方案：

一种薄膜晶体管，包括依次层叠的有源层和源漏电极层，其中：

所述有源层为多晶硅层；所述源漏电极层包括由非晶硅层和n型重掺杂非晶硅层交替层叠组成的过渡层、以及位于所述过渡层上的金属层；所述过渡层中，与所述有源层电接触的一层为非晶硅层，与所述金属层电接触的一层为n型重掺杂非晶硅层。

上述薄膜晶体管，源漏电极层中采用a-si/n+a-si/a-si/n+a-si多层交替叠层结构组成过渡层，可以在有源层(p-si)与金属层之间形成欧姆接触，而且，由于各n+a-si层与有源层(p-si)之间设有a-si层，不直接接触，因此，可以避免热载流子效应过大，进而避免关态电流(ioff)过大，并且，由于a-si/n+a-si/a-si/n+a-si交替叠层结构将大势垒变成了若干个小势垒，进而，可以使开态电流(ion)和关态电流(ioff)的大小达到均衡适中。因此，该薄膜晶体管的开关性能较好，可靠性较高。

可选的，所述过渡层包括两层非晶硅层和两层n型重掺杂非晶硅层。

可选的，所述有源层采用对一非晶硅层的沟道区域进行选择性激光退火形成。

可选的，所述过渡层中，所述非晶硅层的厚度之和为50-150nm，所述n型重掺杂非晶硅层的厚度之和为50-100nm。

可选的，所述薄膜晶体管还包括位于所述有源层和所述源漏电极之间的刻蚀阻挡层。

一种阵列基板，包括上述任一技术方案中所述的薄膜晶体管。

一种显示面板，包括上述技术方案中所述的阵列基板。

一种显示装置，包括上述技术方案中所述的显示面板。

一种薄膜晶体管的制备方法，包括以下步骤：

在基板上制备有源层，所述有源层为多晶硅层；

在所述有源层上制备源漏电极层，所述源漏电极层包括由非晶硅层和n型重掺杂非晶硅层交替层叠组成的过渡层、以及位于所述过渡层上的金属层；所述过渡层中，与所述有源层电接触的一层为非晶硅层，与所述金属层电接触的一层为n型重掺杂非晶硅层；

通过构图工艺形成源漏电极图形。

可选的，所述在基板上制备有源层；包括：

在基板上制备非晶硅层，采用微透镜掩膜板对所述非晶硅层的沟道区域进行激光退火，使所述沟道区域形成多晶硅层。

可选的，所述通过构图工艺形成源漏电极图形，包括：

通过构图工艺，使所述沟道区域形成了多晶硅层的非晶硅层以及所述源漏电极层形成源漏电极的图形。

可选的，在有源层上制备源漏电极层之前，还包括：

在所述有源层上制备刻蚀阻挡层。

附图说明

图1为本发明实施例提供的一种薄膜晶体管的结构示意图；

图2为本发明实施例提供的一种薄膜晶体管的栅极和栅极绝缘层的制备过程示意图；

图3为本发明实施例提供的一种薄膜晶体管制备过程中形成了用于制备有源层的第一a-si层后的示意图；

图4为本发明实施例提供的一种薄膜晶体管制备过程中在第一a-si层的沟道区域形成p-si结构后的示意图；

图5为本发明实施例提供的一种薄膜晶体管制备过程中形成过渡层后的示意图；

图6为本发明实施例提供的一种薄膜晶体管制备过程中形成金属层后的示意图；

图7为本发明实施例提供的一种薄膜晶体管的制备方法流程图；

图8为本发明另一实施例提供的一种薄膜晶体管的制备方法流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，本发明实施例提供了一种薄膜晶体管，包括依次层叠的有源层1和源漏电极层2，其中：

有源层1为多晶硅层(p-si)；源漏电极层2包括由非晶硅层(a-si)31和n型重掺杂非晶硅层(n+a-si)32交替层叠组成的过渡层3、以及位于过渡层3上的金属层4；过渡层3中，与有源层(p-si)1电接触的一侧为非晶硅层(a-si)31，与金属层4电接触的一侧为n型重掺杂非晶硅层(n+a-si)32。

上述薄膜晶体管，源漏电极层2中采用a-si/n+a-si/a-si/n+a-si多层交替叠层结构组成过渡层3，可以形成有源层(p-si)1与金属层4之间的欧姆接触，而且，由于各n+a-si层32与有源层(p-si)1之间设有a-si层31，不直接接触，因此，可以避免热载流子效应过大，进而避免关态电流(ioff)过大，并且，由于a-si/n+a-si/a-si/n+a-si交替叠层结构将大势垒变成了若干个小势垒，进而，可以使开态电流(ion)和关态电流(ioff)的大小达到均衡适中。因此，该薄膜晶体管的开关性能较好，可靠性较高。

一种具体的实施例中，过渡层3中，各非晶硅层(a-si)31的厚度之和可以为50-150nm，各n型重掺杂非晶硅层(n+a-si)32的厚度之和可以为50-100nm。

一种具体的实施例中，过渡层3包括两层非晶硅层(a-si)31和两层n型重掺杂非晶硅层(n+a-si)32，即过渡层3共包括四层交替结构，该结构既可以使开态电流(ion)和关态电流(ioff)的大小达到均衡，又能够尽量较少制备工艺步骤，简化制备流程。

一种具体的实施例中，如图3和图4所示，有源层(p-si)1可以是采用微透镜掩膜板对非晶硅层(a-si)300的沟道区域进行选择性激光退火制备而成；即，本发明实施例提供的薄膜晶体管还包括与有源层(p-si)1同层设置的一层非晶硅层(a-si)300，该非晶硅层300的沟道区域形成了有源层1；本实施例提供的有源层1，在制备过程中无需构图工艺步骤，可以省略一道掩膜板，且如图1所示，与有源层1同层的非晶硅层(a-si)300最终可以与源漏电极层2采用一道掩膜板进行构图，并最终形成源漏电极层2的一部分。

如图1所示，一种具体的实施例中，本发明实施例提供的薄膜晶体管还可以包括位于有源层(p-si)1和源漏电极2之间的刻蚀阻挡层5。可选的，该刻蚀阻挡层5为sio2层或sinx层。

当然，该薄膜晶体管还可以包括栅极6、栅极绝缘层7以及钝化层等结构，再此不一一赘述。

本发明实施例还提供了一种阵列基板，该阵列基板包括上述任一实施例中的薄膜晶体管。

另外，本发明实施例还提供了一种显示面板和一种显示装置。具体的，显示面板包括上述实施例中的阵列基板。显示装置包括上述实施例中的显示面板。

如图7所示，本发明实施例还提供了一种薄膜晶体管的制备方法，该制备方法包括以下步骤：

步骤101，如图3和图4所示，在基板8上制备有源层1，该有源层1为多晶硅层(p-si)；

步骤102，如图5和图6所示，在有源层(p-si)1上制备源漏电极层，源漏电极层包括由非晶硅层(a-si)310和n型重掺杂非晶硅层(n+a-si)320交替层叠组成的过渡层30、以及位于过渡层30上的金属层40；过渡层30中，与有源层1电接触的一侧为非晶硅层(a-si)310，与金属层40电接触的一侧为n型重掺杂非晶硅层(n+a-si)320；

步骤103，如图1所示，通过构图工艺形成源漏电极图形。

上述薄膜晶体管的制备方法中，源漏电极层中采用a-si/n+a-si/a-si/n+a-si多层交替叠层结构组成过渡层30，可以形成有源层(p-si)1与金属层4之间的欧姆接触，而且，由于各n+a-si层320与有源层(p-si)1之间设有a-si层310，不直接接触，因此，可以避免热载流子效应过大，进而避免关态电流(ioff)过大，并且，由于a-si/n+a-si/a-si/n+a-si多层叠层结构将大势垒变成了若干个小势垒，进而，可以使开态电流(ion)和关态电流(ioff)的大小达到均衡适中。因此，该薄膜晶体管的开关性能较好，可靠性较高。

具体的，本发明实施例中，构图工艺是指采用光刻胶涂覆、曝光、刻蚀、显影等一种或几种工艺制备形成结构图形。

一种具体的实施例中，步骤101，在基板8上制备有源层(p-si)1；可以包括以下步骤：

如图3所示，在基板8上制备一非晶硅层(a-si)300；

如图4所示，采用微透镜掩膜板(mlamask)对上述非晶硅层(a-si)300的沟道区域进行激光退火，以使其沟道区域形成多晶硅层(p-si)，即形成了有源层(p-si)1。

一种具体的实施例中，步骤102，具体包括：

如图5所示，在有源层1上形成由非晶硅层(a-si)310和n型重掺杂非晶硅层(n+a-si)320交替层叠组成的过渡层30；

如图6所示，在过渡层30上形成金属层40；

可选的，过渡层3中，各非晶硅层(a-si)310的厚度之和可以为50-150nm，各n型重掺杂非晶硅层(n+a-si)320的厚度之和可以为50-100nm。

进一步的，如图1所示，步骤103，具体可以为：通过构图工艺，使沟道区域已变为有源层1的非晶硅层(a-si)300、以及其上的过渡层30和金属层40均形成源漏电极图形。

一种具体的实施例中，在步骤102之前，即在有源层(p-si)1上制备源漏电极层之前，还可以包括以下步骤：

如图5所示，在有源层(p-si)1上制备刻蚀阻挡层5。可选的，刻蚀阻挡层5可以为sio2层或sinx层。

另外，如图2所示，在步骤101之前，还可以包括在基板8上制备形成栅极6、栅极绝缘层7等结构的步骤，再此不一一赘述。

一种具体的实施例中，以过渡层3包括a-si/n+a-si/a-si/n+a-si共四层结构为例，对于本实施例中的tft制备方法进行举例说明；具体的，如图8所示，此时，tft制备方法可以包括以下步骤：

步骤201，如图2所示，在基板8上制备栅极6层，通过构图工艺形成栅极6图形；

步骤202，如图2所示，在栅极6上制备栅极绝缘层7；

步骤203，如图3和图4所示，在栅极绝缘层7上制备第一a-si层300，采用mlamask对第一a-si层300的沟道区域进行高位置精度激光退火，使其形成p-si，即形成有源层1；

步骤204，如图5所示，在第一a-si层300上制备sio2层，通过构图工艺形成刻蚀阻挡层5；

步骤205，如图5所示，在刻蚀阻挡层5上依次制备第二a-si层310、第一n+a-si层320、第三a-si层310、第二n+a-si层320；

步骤206，如图6所示，在第二n+a-si层320上制备金属层40；

步骤207，如图1所示，通过构图工艺，使第一a-si层300、第二a-si层310、第一n+a-si层320、第三a-si层310、第二n+a-si层320和金属层40形成源漏电极图形。

步骤208，在源漏电极2上形成钝化层。

显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。