半导体装置结构的形成方法与流程

本发明实施例涉及半导体技术，且特别涉及半导体装置结构的形成方法。

背景技术：

半导体集成电路(integratedcircuit，ic)工业已经历了快速成长。在集成电路材料和设计上的技术进步产生了数代集成电路，每一代都比前一代具有更小且更复杂的电路。然而，这些进步增加了加工与制造集成电路的复杂性。

在集成电路的发展史中，功能密度(即每一芯片区互连的装置数目)增加，同时几何尺寸(即制造过程中所产生的最小的组件(或线路))缩小。此元件尺寸微缩化的工艺一般来说具有增加生产效率与降低相关费用的益处。

然而，由于部件(feature)尺寸持续缩减，制造工艺持续变的更加难以进行，且组件(或线路)的临界尺寸一致性持续变的更加难以控制。因此，形成越来越小尺寸的可靠的半导体装置是个挑战。

技术实现要素：

在一些实施例中，提供半导体装置结构的形成方法，此方法包含形成第一层于第二层上方；在第一层中形成第一凹口和第二凹口，其中第一凹口比第二凹口窄，且第一凹口和第二凹口分别暴露出第二层的第一部分和第二部分；在第一凹口和第二凹口中形成第一覆盖层，其中在第一凹口中的第一覆盖层比在第二凹口中的第一覆盖层薄，且第一覆盖层覆盖第二凹口的第一内壁和第一底表面；移除第一凹口中的第一覆盖层和覆盖第二凹口的第一底表面的第一覆盖层，以在第二凹口中的第一覆盖层中形成第一开口；以及通过第一凹口和第一开口移除第二层的第一部分和第二部分。

在一些其他实施例中，提供半导体装置结构的形成方法，此方法包含在一层中形成第一凹口和第二凹口，其中第一凹口比第二凹口窄；在第一凹口和第二凹口中形成第一覆盖层，其中在第一凹口中的第一覆盖层比在第二凹口中的第一覆盖层薄，且第一覆盖层覆盖第二凹口的第一内壁和第一底表面；移除第一凹口中的第一覆盖层和覆盖第一底表面的第一覆盖层；以及将填充层填充至第一凹口和第二凹口中。

在另外一些实施例中，提供半导体装置结构的形成方法，此方法包含在一层中形成凹口，其中凹口具有两相对第一内壁和两相对第二内壁，第一内壁间隔开第一距离，第二内壁间隔开第二距离，且第一距离小于第二距离；在凹口中沉积第一覆盖层，其中覆盖第一内壁的第一覆盖层比覆盖第二内壁的第一覆盖层薄；以及移除凹口的第一内壁和底表面上的第一覆盖层。

附图说明

根据以下的详细说明并配合说明书附图可以更加理解本发明实施例。应注意的是，根据本产业的标准惯例，图示中的各种部件并未必按照比例绘制。事实上，可能任意的放大或缩小各种部件的尺寸，以做清楚的说明。

图1a-图1h为依据一些实施例的形成半导体装置结构的工艺的各种阶段的剖面示意图。

图2a-图2g为依据一些实施例的形成半导体装置结构的工艺的各种阶段的剖面示意图。

图3a-图3g为依据一些实施例的形成半导体装置结构的工艺的各种阶段的上视图。

图3a-1至图3g-1为依据一些实施例的显示沿图3a-图3g的剖面线i-i’的半导体装置结构的剖面示意图。

图3a-2至图3g-2为依据一些实施例的显示沿图3a-图3g的剖面线ii-ii’的半导体装置结构的剖面示意图。

图4a-图4c为依据一些实施例的形成半导体装置结构的工艺的各种阶段的剖面示意图。

图5a-图5c为依据一些实施例的形成半导体装置结构的工艺的各种阶段的剖面示意图。

附图标记说明：

110层

112、114、142、144、147、312、322凹口

120、140遮罩层

130抗反射层

142a、144a、147a、147b、147c、147d、s1、s2内壁

142b、144b、147e、b1、b2底表面

142e、144e上缘

146、154、314顶表面

150、160、310、320、330、510、520覆盖层

152、162开口

170结构

332a、332b侧壁

410基底

412主动区

420绝缘层

430栅极堆叠

432栅极电极层

434功函数层

436栅极介电层

440间隔层

450源极/漏极结构

460蚀刻停止层

470介电层

532、534接触插塞

th1、th2、th3、th4、th5、th6、th7通孔

d1、d2、d2’、d2”、d2”’、d3距离

t1、t2、t3、t4、t5、t6、t7、t8、t9、t10、t11、t12、t13、t14、t15、t16厚度

w1、w1’、w1”、w2、w3、w4、w5、w6、w6’、w7、w8宽度

具体实施方式

要了解的是以下的公开内容提供许多不同的实施例或范例，以实施提供的主体的不同部件。以下叙述各个构件及其排列方式的特定范例，以求简化公开内容的说明。当然，这些仅为范例并非用以限定本发明。例如，以下的公开内容叙述了将一第一部件形成于一第二部件之上或上方，即表示其包含了所形成的上述第一部件与上述第二部件是直接接触的实施例，亦包含了尚可将附加的部件形成于上述第一部件与上述第二部件之间，而使上述第一部件与上述第二部件可能未直接接触的实施例。此外，公开内容中不同范例可能使用重复的参考符号及/或用字。这些重复符号或用字是为了简化与清晰的目的，并非用以限定各个实施例及/或所述外观结构之间的关系。

再者，为了方便描述附图中一元件或部件与另一(多个)元件或(多个)部件的关系，可使用空间相关用语，例如“在...之下”、“下方”、“下部”、“上方”、“上部”及类似的用语。除了附图所示出的方位之外，空间相关用语也涵盖装置在使用或操作中的不同方位。所述装置也可被另外定位(例如，旋转90度或者位于其他方位)，并对应地解读所使用的空间相关用语的描述。应当理解的是，可提供额外的操作于本发明实施例的方法之前、本发明实施例的方法中和本发明实施例的方法之后，且在本发明实施例的方法的其他实施例中，可取代或消除所述的一些操作。

图1a-图1h为依据一些实施例的形成半导体装置结构的工艺的各种阶段的剖面示意图。依据一些实施例，如图1a所示，提供层110。依据一些实施例，层110可为单层结构或多层结构。

依据一些实施例，层110由绝缘材料制成。依据一些实施例，绝缘材料包含氮化硅、氧化硅、氮氧化硅、低介电常数(low-k)材料、极低介电常数(extremelow-k，elk)材料、硼硅酸盐玻璃(borosilicateglass，bsg)、磷硅酸盐玻璃(phosphoricsilicateglass，psg)、硼磷硅酸盐玻璃(borophosphosilicateglass，bpsg)、氟硅酸盐玻璃(fluorinatedsilicateglass，fsg)、聚合物材料、一种或多种其他合适材料或前述的组合。

在一些其他实施例中，层110由导电材料制成。依据一些实施例，导电材料包含金属，例如铜、铝、钨、金、银或前述的组合。

在一些实施例中，层110为基底。层110为块材(bulk)半导体基底，例如半导体晶圆。举例来说，层110为硅晶圆。层110可包含硅或其他元素半导体材料，例如锗。在一些其他实施例中，层110包含化合物半导体。化合物半导体可包含硅锗、砷化镓、碳化硅、砷化铟、磷化铟、其他合适的化合物半导体或前述的组合。

在一些实施例中，层110包含绝缘层上覆半导体(semiconductor-on-insulator，soi)基底。绝缘层上覆半导体基底可通过使用晶圆接合工艺、硅膜转移工艺、植氧分离(separationbyimplantationofoxygen，simox)工艺、其他可应用的方法或前述的组合来制造。

在一些实施例中，各种装置元件形成于层110中及/或层110上方。为了简单和清楚起见，这些装置元件未显示于附图中。这些装置元件的范例包含晶体管、二极管、其他合适的元件或前述的组合。

举例来说，晶体管可为金属氧化物半导体场效晶体管(metaloxidesemiconductorfieldeffecttransistors，mosfet)、互补式金属氧化物半导体(complementarymetaloxidesemiconductor，cmos)晶体管、双极性结型晶体管(bipolarjunctiontransistors，bjt)、高压晶体管、高频晶体管、p型通道场效晶体管及/或n型通道场效晶体管(p-channel/n-channelfieldeffecttransistors，pfets/nfets)等。进行各种工艺(例如前端(front-end-of-line，feol)半导体制造过程)来形成各种装置元件。前端半导体制造过程可包含沉积、蚀刻、布植、光刻、退火、平坦化、一个或多个其他可应用的工艺或前述的组合。

在一些实施例中，隔离部件(未显示)形成于层110中。使用隔离部件以定义主动区并电性隔离在主动区中形成于层110中及/或层110上方的各种装置元件。在一些实施例中，隔离部件包含浅沟槽隔离(shallowtrenchisolation，sti)部件、硅局部氧化(localoxidationofsilicon，locos)部件、其他合适的隔离部件或前述的组合。

依据一些实施例，如图1a所示，遮罩层120形成于层110上方。依据一些实施例，层110与遮罩层120由不同材料制成。依据一些实施例，遮罩层120由聚合物材料制成。依据一些实施例，如图1a所示，抗反射层130形成于遮罩层120上方。依据一些实施例，抗反射层130也被称为抗反射涂层(antireflectioncoatinglayer，arclayer)。依据一些实施例，抗反射层130为含硅层。抗反射层130由氧化硅或其他合适材料制成。

依据一些实施例，如图1a所示，遮罩层140形成于抗反射层130上方。依据一些实施例，遮罩层140由聚合物材料制成，例如光刻胶材料。依据一些实施例，如图1a所示，凹口142和144形成于遮罩层140中。依据一些实施例，凹口142比凹口144狭窄。也就是说，依据一些实施例，凹口142的宽度w1小于凹口144的宽度w2。依据一些实施例，凹口142和144分别暴露出抗反射层130的一部分。

依据一些实施例，如图1a所示，覆盖层150沉积于遮罩层140上方以及沉积于凹口142和144中。依据一些实施例，覆盖层150顺应性地覆盖凹口142和144的内壁142a和144a和底表面142b和144b以及遮罩层140的顶表面146。

依据一些实施例，覆盖层150的沉积工艺使用气相沉积材料。依据一些实施例，相较于窄凹口，气相沉积材料更容易沉积于宽凹口中。因此，依据一些实施例，在(窄)凹口142中的覆盖层150比在(宽)凹口144中的覆盖层150薄。

依据一些实施例，覆盖内壁142a的覆盖层150的厚度t1小于覆盖内壁144a的覆盖层150的厚度t2。依据一些实施例，覆盖底表面142b的覆盖层150的厚度t3小于覆盖底表面144b的覆盖层150的厚度t4。

依据一些实施例，相较于沉积于凹口142和144中，气相沉积材料更容易沉积于凹口142和144之外。因此，依据一些实施例，在遮罩层140的顶表面146上方的覆盖层150比在凹口142和144的底表面142b和144b上方的覆盖层150厚。

依据一些实施例，覆盖层150由聚合物材料、氧化物(例如氧化硅)、氮化物或其他合适材料制成。在一些实施例中，覆盖层150和遮罩层140由不同材料制成。在一些其他实施例中，覆盖层150和遮罩层140由相同材料制成。

依据一些实施例，覆盖层150通过使用物理气相沉积工艺形成。依据一些实施例，物理气相沉积工艺包含等离子体沉积工艺。依据一些实施例，等离子体沉积工艺使用的沉积气体包含chf3、c4f6或其他合适气体。依据一些实施例，等离子体沉积工艺在约60mt至约200mt范围的压力下进行。

依据一些实施例，如图1b所示，将覆盖层150薄化。依据一些实施例，覆盖层150通过使用蚀刻工艺薄化。依据一些实施例，蚀刻工艺也被称为修整(trimming)工艺。依据一些实施例，蚀刻工艺包含非等向性蚀刻工艺。依据一些实施例，在蚀刻工艺中，在大致水平表面(例如顶表面146以及底表面142b和144b)上方的覆盖层150的蚀刻速率大于在大致垂直表面(例如内壁142a和144a)上方的覆盖层150的蚀刻速率。因此，依据一些实施例，移除覆盖底表面142b和144b的覆盖层150。

依据一些实施例，移除覆盖底表面144b的覆盖层150形成开口152于覆盖层150中。依据一些实施例，开口152部分暴露出抗反射层130。

依据一些实施例，由于在内壁142a上方的覆盖层150比在内壁144a上方的覆盖层150薄(如图1a所示)，因此在蚀刻工艺之后，移除了在内壁142a上方的覆盖层150(如图1b所示)。依据一些实施例，在移除内壁142a上方的覆盖层150之后，遮罩层140的一部分通过蚀刻工艺从内壁142a上移除，以加宽凹口142。依据一些实施例，如图1b所示，凹口142具有宽度w1’，宽度w1’大于图1a的凹口142的宽度w1。

依据一些实施例，非等向性蚀刻工艺包含干蚀刻工艺(例如等离子体蚀刻工艺)。依据一些实施例，等离子体蚀刻工艺使用包含氧气和氮气的工艺气体。依据一些实施例，氧气与氮气的体积比在约2至约5的范围。依据一些实施例，等离子体蚀刻工艺的工艺频率在约5mhz至约40mhz的范围。依据一些实施例，等离子体蚀刻工艺的工艺功率在约50w至约150w的范围。

在一些实施例中，覆盖层150通过使用等离子体沉积工艺形成，且覆盖层150通过使用等离子体蚀刻工艺薄化。依据一些实施例，覆盖层150在相同工艺腔室中形成以及薄化。

依据一些实施例，如图1c所示，覆盖层160沉积于覆盖层150上方以及沉积于凹口142和144中。依据一些实施例，在凹口142中的覆盖层160比在凹口144中的覆盖层160薄。依据一些实施例，覆盖层160顺应性地覆盖凹口142和144的内壁142a和底表面142b和144b以及覆盖层150。

依据一些实施例，覆盖内壁142a的覆盖层160的厚度t5小于覆盖内壁144a的覆盖层160的厚度t6。依据一些实施例，覆盖底表面142b的覆盖层160的厚度t7小于覆盖底表面144b的覆盖层160的厚度t8。

依据一些实施例，覆盖层160由聚合物材料、氧化物(例如氧化硅)、氮化物或其他合适材料制成。在一些实施例中，覆盖层160和遮罩层140由不同材料制成。在一些其他实施例中，覆盖层160和遮罩层140由相同材料制成。在一些实施例中，覆盖层150和160由相同材料制成。在一些其他实施例中，覆盖层150和160由不同材料制成。

依据一些实施例，覆盖层160通过使用物理气相沉积工艺或化学气相沉积工艺形成。依据一些实施例，物理气相沉积工艺包含等离子体沉积工艺。依据一些实施例，等离子体沉积工艺使用的沉积气体包含chf3、c4f6或其他合适气体。依据一些实施例，等离子体沉积工艺在约60mt至约200mt范围的压力下进行。

依据一些实施例，如图1d所示，覆盖层160通过使用蚀刻工艺薄化。依据一些实施例，蚀刻工艺包含非等向性蚀刻工艺。依据一些实施例，在蚀刻工艺中，在大致水平表面(例如覆盖层150的顶表面154以及底表面142b和144b)上方的覆盖层160的蚀刻速率大于在大致垂直表面(例如内壁142a和144a)上方的覆盖层160的蚀刻速率。因此，依据一些实施例，移除覆盖底表面142b和144b的覆盖层160。依据一些实施例，移除覆盖底表面144b的覆盖层150形成开口162于覆盖层160中。依据一些实施例，开口162部分暴露出抗反射层130。依据一些实施例，开口162具有宽度w3，宽度w3小于凹口144的宽度w2。

依据一些实施例，由于在内壁142a上方的覆盖层160比在内壁144a上方的覆盖层160薄，因此在蚀刻工艺之后，移除了在内壁142a上方的覆盖层160。依据一些实施例，在移除内壁142a上方的覆盖层160之后，遮罩层140的一部分通过蚀刻工艺从内壁142a上移除，以加宽凹口142。

依据一些实施例，如图1d所示，凹口142具有宽度w1”，宽度w1”大于图1b或图1c的凹口142的宽度w1’。依据一些实施例，宽度w1”接近宽度w3。依据一些实施例，宽度w1”与宽度w3之间的差异小于宽度w1与宽度w2(如图1a所示)之间的差异。因此，依据一些实施例，图1d步骤中的凹口142和开口162的宽度一致性大于图1a步骤中的凹口142和144的宽度一致性。

因此，遮罩层140以及覆盖层150和160共同作为后续蚀刻工艺的蚀刻遮罩，以改善通过后续蚀刻工艺形成的孔洞的临界尺寸一致性(例如宽度一致性)。依据一些实施例，宽度w3微幅大于宽度w1”。在一些实施例中，宽度w3与宽度w1”的比值在约1.1至1.3的范围。举例来说，比值(w3/w1”)约1.2。

依据一些实施例，非等向性蚀刻工艺包含干蚀刻工艺(例如等离子体蚀刻工艺)。在一些实施例中，覆盖层160通过使用等离子体沉积工艺形成，且覆盖层160通过使用等离子体蚀刻工艺薄化。依据一些实施例，覆盖层160在相同工艺腔室中形成以及薄化。

依据一些实施例，如图1e所示，通过凹口142和开口162移除遮罩层120和抗反射层130的一部分，以形成穿透遮罩层120和抗反射层130的通孔th1和th2。依据一些实施例，通孔th1和th2分别在凹口142和开口162下方。由于图1d步骤中的凹口142和开口162的宽度一致性良好，因此通孔th1和th2的宽度一致性也良好。

依据一些实施例，通孔th1具有宽度(或最大宽度)w4。依据一些实施例，通孔th2具有宽度(或最大宽度)w5。依据一些实施例，由于宽度w1”接近宽度w3，因此宽度w4接近宽度w5。依据一些实施例，宽度w5微幅大于宽度w4。在一些实施例中，宽度w5与宽度w4的比值在约1.1至1.3的范围。举例来说，比值(w5/w4)约1.2。

依据一些实施例，如图1f所示，移除遮罩层140以及覆盖层150和160。依据一些实施例，移除工艺包含蚀刻工艺，例如湿蚀刻工艺或干蚀刻工艺。依据一些实施例，如图1g所示，通过通孔th1和th2移除层110的一部分，以形成凹口112和114于层110中。依据一些实施例，凹口112和114分别在通孔th1和th2下方。

依据一些实施例，如图1h所示，移除遮罩层120和抗反射层130。依据一些实施例，移除工艺包含蚀刻工艺，例如湿蚀刻工艺或干蚀刻工艺。依据一些实施例，如图1h所示，结构170形成于凹口112和114中。依据一些实施例，结构170包含导电结构(例如接触插塞、导线或导通孔)(因此，结构170有时也被称为导电结构)、绝缘结构或半导体结构。依据一些实施例，结构170由金属、合金、氧化物(例如二氧化硅)、氮化物或其他合适材料制成。

图2a-图2g为依据一些实施例的形成半导体装置结构的工艺的各种阶段的剖面示意图。依据一些实施例，如图2a所示，在进行图1a的步骤之后，且覆盖层150通过使用化学气相沉积工艺形成。依据一些实施例，化学气相沉积工艺包含高压化学气相沉积工艺。依据一些实施例，化学气相沉积工艺的工艺压力在约10torr至约30torr的范围。

依据一些实施例，覆盖凹口142的上缘142e的覆盖层150比覆盖凹口144的上缘144e的覆盖层150厚。也就是说，依据一些实施例，覆盖上缘142e的覆盖层150的厚度t9大于覆盖上缘144e的覆盖层150的厚度t10。

依据一些实施例，覆盖内壁142a的覆盖层150的厚度t1小于覆盖内壁144a的覆盖层150的厚度t2。依据一些实施例，覆盖底表面142b的覆盖层150的厚度t3小于覆盖底表面144b的覆盖层150的厚度t4。

依据一些实施例，如图2b所示，覆盖层150通过使用蚀刻工艺薄化。依据一些实施例，在将覆盖层150薄化之后，移除了凹口142和144的内壁142a以及底表面142b和144b上方的覆盖层150。依据一些实施例，相较于在上缘142e上方留下的覆盖层150，在上缘144e上方留下的覆盖层150具有较圆的轮廓。依据一些实施例，蚀刻工艺包含非等向性蚀刻工艺。

依据一些实施例，如图2c所示，覆盖层160沉积于覆盖层150上方以及沉积于凹口142和144中。依据一些实施例，在凹口142中的覆盖层160比在凹口144中的覆盖层160薄。依据一些实施例，覆盖层160通过使用化学气相沉积工艺形成，例如高压化学气相沉积工艺。

依据一些实施例，化学气相沉积工艺的工艺压力在约10torr至约30torr的范围。依据一些实施例，覆盖凹口142的上缘142e的覆盖层160比覆盖凹口144的上缘144e的覆盖层160厚。

依据一些实施例，如图2d所示，覆盖层160通过使用蚀刻工艺薄化。依据一些实施例，在将覆盖层160薄化之后，移除了凹口142和144的内壁142a以及底表面142b和144b上方的覆盖层160。依据一些实施例，移除工艺形成开口162于凹口144中的覆盖层160中。依据一些实施例，蚀刻工艺包含非等向性蚀刻工艺。

依据一些实施例，如图2e所示，通过凹口142和开口162移除遮罩层120和抗反射层130的一部分，以形成穿透遮罩层120和抗反射层130的通孔th1和th2。依据一些实施例，通孔th1和th2分别在凹口142和开口162下方。

依据一些实施例，如图2f所示，移除遮罩层140以及覆盖层150和160。依据一些实施例，移除工艺包含蚀刻工艺，例如湿蚀刻工艺或干蚀刻工艺。依据一些实施例，如图2f所示，通过通孔th1和th2移除层110的一部分，以形成凹口112和114于层110中。依据一些实施例，凹口112和114分别在通孔th1和th2下方。

依据一些实施例，如图2g所示，移除遮罩层120和抗反射层130。依据一些实施例，移除工艺包含蚀刻工艺，例如湿蚀刻工艺或干蚀刻工艺。依据一些实施例，如图2g所示，结构170形成于凹口112和114中。依据一些实施例，结构170包含导电结构(例如接触插塞、导线或导通孔)、绝缘结构或半导体结构。依据一些实施例，结构170由金属、合金、氧化物(例如二氧化硅)、氮化物或其他合适材料制成。

图3a-图3g为依据一些实施例的形成半导体装置结构的工艺的各种阶段的上视图。图3a-1至图3g-1为依据一些实施例的显示沿图3a-图3g的剖面线i-i’的半导体装置结构的剖面示意图。图3a-2至图3g-2为依据一些实施例的显示沿图3a-图3g的剖面线ii-ii’的半导体装置结构的剖面示意图。

依据一些实施例，如图3a、图3a-1和图3a-2所示，图1a的步骤进行至形成层110、遮罩层120、抗反射层130和遮罩层140。依据一些实施例，如图3a、图3a-1和图3a-2所示，凹口147形成于遮罩层140中。依据一些实施例，凹口147暴露出抗反射层130的一部分。依据一些实施例，凹口147具有大致椭圆形。依据一些实施例，凹口147具有内壁147a、147b、147c和147d。

依据一些实施例，内壁147a和147b彼此相对。依据一些实施例，内壁147a和147b间隔开距离d1。依据一些实施例，内壁147c和147d彼此相对。依据一些实施例，内壁147c和147d间隔开距离d2。依据一些实施例，距离d2小于距离d1。

依据一些实施例，如图3a、图3a-1和图3a-2所示，覆盖层310沉积于遮罩层140和抗反射层130上方以及沉积于凹口147中。依据一些实施例，覆盖层310顺应性地覆盖凹口147的内壁147a、147b、147c和147d和底表面147e。依据一些实施例，覆盖层310具有凹口312于凹口147中。依据一些实施例，凹口312具有大致椭圆形。

依据一些实施例，覆盖层310的沉积工艺使用气相沉积材料。依据一些实施例，相较于狭窄空间(例如内壁147c与147d之间的空间)，气相沉积材料更容易沉积于宽广的空间(例如内壁147a与147b之间的空间)中。因此，依据一些实施例，在内壁147c和147d上方的覆盖层310比在内壁147a和147b上方的覆盖层310薄。

依据一些实施例，覆盖层310由聚合物材料、氧化物(例如氧化硅)、氮化物或其他合适材料制成。在一些实施例中，覆盖层310和遮罩层140由不同材料制成。在一些其他实施例中，覆盖层310和遮罩层140由相同材料制成。

依据一些实施例，覆盖层310通过使用物理气相沉积工艺形成。依据一些实施例，物理气相沉积工艺包含等离子体沉积工艺。依据一些实施例，等离子体沉积工艺使用的沉积气体包含chf3、c4f6或其他合适气体。依据一些实施例，等离子体沉积工艺在约60mt至约200mt范围的压力下进行。

依据一些实施例，如图3b、图3b-1和图3b-2所示，覆盖层310通过使用蚀刻工艺薄化。依据一些实施例，蚀刻工艺包含非等向性蚀刻工艺。依据一些实施例，在蚀刻工艺中，在大致水平表面(例如覆盖层310的顶表面314以及凹口147的底表面147e)上方的覆盖层310的蚀刻速率大于在大致垂直表面(例如内壁147a、147b、147c和147d)上方的覆盖层310的蚀刻速率。因此，依据一些实施例，移除覆盖底表面147e的覆盖层310。依据一些实施例，在移除覆盖底表面147e的覆盖层310之后，凹口312穿透覆盖层310。

依据一些实施例，由于在内壁147c和147d上方的覆盖层310比在内壁147a和147b上方的覆盖层310薄(如图3a、图3a-1和图3a-2所示)，因此在蚀刻工艺之后，移除了在内壁147c和147d上方的覆盖层310(如图3b、图3b-1和图3b-2所示)。依据一些实施例，在移除内壁147c和147d上方的覆盖层310之后，遮罩层140的一部分通过蚀刻工艺从内壁147c和147d上移除。依据一些实施例，如图3b和图3b-2所示，在内壁147c与147d之间的距离d2’大于图3a-2中在内壁147c与147d之间的距离d2。

依据一些实施例，非等向性蚀刻工艺包含干蚀刻工艺(例如等离子体蚀刻工艺)。在一些实施例中，覆盖层310通过使用等离子体沉积工艺形成，且覆盖层310通过使用等离子体蚀刻工艺薄化。依据一些实施例，覆盖层310在相同工艺腔室中形成以及薄化。

依据一些实施例，如图3c、图3c-1和图3c-2所示，覆盖层320沉积于覆盖层310和抗反射层130上方以及沉积于凹口147中。依据一些实施例，覆盖层320顺应性地覆盖覆盖层310、凹口147的内壁147c和147d和底表面147e。依据一些实施例，覆盖层320具有凹口322于凹口147中。依据一些实施例，凹口322具有大致椭圆形。依据一些实施例，在内壁147c和147d上方的覆盖层320比在内壁147a和147b上方的覆盖层320薄。

依据一些实施例，覆盖层320由聚合物材料、氧化物(例如氧化硅)、氮化物或其他合适材料制成。在一些实施例中，覆盖层320和遮罩层140由不同材料制成。在一些其他实施例中，覆盖层320和遮罩层140由相同材料制成。在一些实施例中，覆盖层310和320由相同材料制成。在一些其他实施例中，覆盖层310和320由不同材料制成。

依据一些实施例，覆盖层320通过使用物理气相沉积工艺形成。依据一些实施例，物理气相沉积工艺包含等离子体沉积工艺。依据一些实施例，等离子体沉积工艺使用的沉积气体包含chf3、c4f6或其他合适气体。依据一些实施例，等离子体沉积工艺在约60mt至约200mt范围的压力下进行。

依据一些实施例，如图3d、图3d-1和图3d-2所示，覆盖层320通过使用蚀刻工艺薄化。依据一些实施例，蚀刻工艺包含非等向性蚀刻工艺。依据一些实施例，移除覆盖底表面147e和内壁147c和147d的覆盖层320。

依据一些实施例，在移除覆盖底表面147e的覆盖层320之后，凹口322穿透覆盖层320。依据一些实施例，如图3d、图3d-1和图3d-2所示，覆盖层310的厚度t11大致等于在内壁147a和147b上方的覆盖层320的厚度t12。

依据一些实施例，在移除内壁147c和147d上方的覆盖层320之后，遮罩层140的一部分通过蚀刻工艺从内壁147c和147d上移除。依据一些实施例，如图3d和图3d-2所示，在内壁147c与147d之间的距离d2”大于图3b-2中在内壁147c与147d之间的距离d2’。

依据一些实施例，非等向性蚀刻工艺包含干蚀刻工艺(例如等离子体蚀刻工艺)。在一些实施例中，覆盖层320通过使用等离子体沉积工艺形成，且覆盖层320通过使用等离子体蚀刻工艺薄化。依据一些实施例，覆盖层320在相同工艺腔室中形成以及薄化。

依据一些实施例，如图3e、图3e-1和图3e-2所示，重复进行图3c和图3d的步骤，以形成覆盖层330于覆盖层320上方。依据一些实施例，覆盖层330具有侧壁332a和332b彼此相对。依据一些实施例，在侧壁332a与332b之间的距离d3小于在内壁147a与147b之间的距离d1。

依据一些实施例，如图3e和图3e-2所示，在内壁147c与147d之间的距离d2”’大于图3d-2中在内壁147c与147d之间的距离d2”。在一些实施例中，宽度d3与宽度d2”’的比值在约1.1至1.3的范围。举例来说，比值(d3/d2”’)约1.2。依据一些实施例，侧壁332a和332b以及内壁147c和147d共同定义孔洞a。依据一些实施例，孔洞a具有大致椭圆形，孔洞a比图3a的凹口147更圆。

依据一些实施例，如图3f、图3f-1和图3f-2所示，通过孔洞a移除遮罩层120和抗反射层130的一部分，以形成穿透遮罩层120和抗反射层130的通孔th3。依据一些实施例，通孔th3在孔洞a下方。

依据一些实施例，如图3g、图3g-1和图3g-2所示，移除遮罩层140以及覆盖层310、320和330。依据一些实施例，移除工艺包含蚀刻工艺，例如湿蚀刻工艺或干蚀刻工艺。依据一些实施例，如图3g、图3g-1和图3g-2所示，通过通孔th3移除层110的一部分，以形成凹口112于层110中。

依据一些实施例，如图3g、图3g-1和图3g-2所示，移除遮罩层120和抗反射层130。依据一些实施例，移除工艺包含蚀刻工艺，例如湿蚀刻工艺或干蚀刻工艺。依据一些实施例，如图3g、图3g-1和图3g-2所示，结构170形成于凹口112中。依据一些实施例，结构170包含导电结构(例如接触插塞、导线或导通孔)、绝缘结构或半导体结构。依据一些实施例，结构170由金属、合金、氧化物(例如二氧化硅)、氮化物或其他合适材料制成。

图4a-图4c为依据一些实施例的形成半导体装置结构的工艺的各种阶段的剖面示意图。依据一些实施例，如图4a所示，提供基底410、绝缘层420、栅极堆叠430、间隔层440、源极/漏极结构450、蚀刻停止层460和介电层470。

在一些实施例中，基底410为块材半导体基底，例如半导体晶圆。举例来说，基底410为硅晶圆。基底410可包含硅或其他元素半导体材料，例如锗。在一些其他实施例中，基底410包含化合物半导体。化合物半导体可包含硅锗、砷化镓、碳化硅、砷化铟、磷化铟、其他合适的化合物半导体或前述的组合。

在一些实施例中，基底410包含绝缘层上覆半导体(soi)基底。绝缘层上覆半导体基底可通过使用晶圆接合工艺、硅膜转移工艺、植氧分离(simox)工艺、其他可应用的方法或前述的组合来制造。在一些实施例中，各种装置元件形成于基底410中及/或基底410上方。为了简单和清楚起见，这些装置元件未显示于附图中。

依据一些实施例，绝缘层420形成于基底410中，以围绕基底410的主动区412。为了简单起见，依据一些实施例，图4a仅显示主动区412的其中一个。依据一些实施例，绝缘层420由氧化物(例如二氧化硅)制成。

依据一些实施例，栅极堆叠430形成于基底410的主动区412上方。依据一些实施例，间隔层440围绕栅极堆叠430。依据一些实施例，栅极堆叠430包含栅极电极层432、功函数层434和栅极介电层436。依据一些实施例，功函数层434围绕栅极电极层432，并位于栅极电极层432与基底410之间。依据一些实施例，栅极介电层436位于功函数层434与基底410之间，并位于功函数层434与间隔层440之间。

依据一些实施例，栅极电极层432由合适的金属材料制成，例如铝、钨、金、铂、钴、前述的合金或前述的组合。功函数层434为晶体管提供所期望的功函数，以增强装置效能(包含改善临界电压)。

在形成n型鳍式场效晶体管(finfieldeffecttransistor，finfet)的实施例中，功函数层434可为能够提供适用于装置的功函数值的n型金属，功函数值例如等于或小于约4.5ev。依据一些实施例，n型金属包含金属、金属碳化物、金属氮化物或前述的组合。举例来说，n型金属由钽、氮化钽或前述的组合制成。

另一方面，在形成p型鳍式场效晶体管的实施例中，功函数层434可为能够提供适用于装置的功函数值的p型金属，功函数值例如等于或大于约4.8ev。依据一些实施例，p型金属包含金属、金属碳化物、金属氮化物、其他合适的材料或前述的组合。

依据一些实施例，栅极介电层430包含介电材料，例如高介电常数(high-k)材料。高介电常数材料包含氧化铪(hfo2)、氧化硅铪(hfsio)、氮氧化硅铪(hfsion)、氧化钽铪(hftao)、氧化钛铪(hftio)、氧化锆铪(hfzro)、其他合适的高介电常数介电材料或前述的组合。

依据一些实施例，高介电常数材料由金属氧化物、金属氮化物、金属硅酸盐、过渡金属氧化物、过渡金属氮化物、过渡金属硅酸盐、金属的氮氧化物、氧化铝、二氧化铪-氧化铝(hfo2-al2o3)合金、其他合适的材料或前述的组合制成。依据一些实施例，间隔层440包含绝缘材料，例如二氧化硅或氮化硅。

依据一些实施例，源极/漏极结构450形成于基底410中，且位于栅极堆叠430的两侧。依据一些实施例，栅极堆叠430和源极/漏极结构450共同形成晶体管。依据一些实施例，源极/漏极结构450用作晶体管的源极结构和漏极结构。

依据一些实施例，源极/漏极结构450也用作应力源(stressor)。在一些实施例中，源极/漏极结构450施加压应力至栅极堆叠430下方的基底410的通道区，且源极/漏极结构450包含sige或其他合适的材料。或者，在一些其他实施例中，源极/漏极结构450施加拉应力至栅极堆叠430下方的基底410的通道区，且源极/漏极结构450包含sic或其他合适的材料。

依据一些实施例，蚀刻停止层460形成于源极/漏极结构450、绝缘层420和间隔层440上方。依据一些实施例，蚀刻停止层460由介电材料制成。依据一些实施例，蚀刻停止层460包含氮化硅。

依据一些实施例，介电层470形成于蚀刻停止层460上方。依据一些实施例，介电层470由二氧化硅、氮氧化硅、硼硅酸盐玻璃(bsg)、磷硅酸盐玻璃(psg)、硼磷硅酸盐玻璃(bpsg)、氟硅酸盐玻璃(fsg)、低介电常数材料、多孔介电材料或前述的组合制成。

依据一些实施例，如图4a所示，进行图1a-图1e的步骤。依据一些实施例，层110形成于栅极堆叠430、间隔层440、蚀刻停止层460和介电层470上方。依据一些实施例，层110由二氧化硅、氮氧化硅、硼硅酸盐玻璃(bsg)、磷硅酸盐玻璃(psg)、硼磷硅酸盐玻璃(bpsg)、氟硅酸盐玻璃(fsg)、低介电常数材料、多孔介电材料或前述的组合制成。依据一些实施例，层110和介电层470由相同材料制成。依据一些实施例，通孔th1和th2分别在源极/漏极结构450上方。

依据一些实施例，如图4b所示，移除遮罩层140以及覆盖层150和160。依据一些实施例，移除工艺包含蚀刻工艺，例如湿蚀刻工艺或干蚀刻工艺。依据一些实施例，如图4b所示，通过通孔th1和th2移除层110、介电层470和蚀刻停止层460的一部分，以形成通孔th3和th4穿透层110、介电层470和蚀刻停止层460。依据一些实施例，通孔th3和th4分别在通孔th1和th2下方。

依据一些实施例，如图4c所示，移除遮罩层120和抗反射层130。依据一些实施例，移除工艺包含蚀刻工艺，例如湿蚀刻工艺或干蚀刻工艺。依据一些实施例，如图4c所示，结构170形成于通孔th3和th4中。依据一些实施例，结构170包含接触插塞。依据一些实施例，结构170电性连接至其下方的源极/漏极结构450。依据一些实施例，结构170由金属(例如w、cu或al)、合金或其他合适的导电材料制成。

图5a-图5c为依据一些实施例的形成半导体装置结构的工艺的各种阶段的剖面示意图。依据一些实施例，如图5a所示，提供图4a的基底410、绝缘层420、栅极堆叠430、间隔层440、源极/漏极结构450、蚀刻停止层460、介电层470和层110。

依据一些实施例，如图5a所示，移除层110、介电层470和蚀刻停止层460的一部分，以形成通孔th5和th6于层110、介电层470和蚀刻停止层460中。依据一些实施例，通孔th5比通孔th6窄。也就是说，依据一些实施例，通孔th5的宽度w6小于通孔th6的宽度w7。

依据一些实施例，如图5a所示，覆盖层510形成于层110上方以及在通孔th5和th6中。依据一些实施例，由于通孔th5比通孔th6窄，因此在通孔th5中的覆盖层510比在通孔th6的覆盖层510薄。

依据一些实施例，覆盖通孔th5的内壁s1的覆盖层510的厚度t13小于覆盖通孔th6的内壁s2的覆盖层510的厚度t14。依据一些实施例，覆盖通孔th5的底表面b1的覆盖层510的厚度t15小于覆盖通孔th6的底表面b2的覆盖层510的厚度t16。

依据一些实施例，覆盖层510用作阻障层，其可用来防止后续形成于通孔th6中的接触层的金属材料扩散进入层110和介电层470。

依据一些实施例，覆盖层510由含金属材料或绝缘材料制成。依据一些实施例，含金属材料包含钛、氮化钛、钴、氮化钴、钌、氮化钌、前述的组合或其他合适的材料。

依据一些实施例，覆盖层510通过使用沉积工艺形成，例如化学气相沉积工艺或物理气相沉积工艺。依据一些实施例，物理气相沉积工艺包含等离子体沉积工艺。

依据一些实施例，如图5b所示，覆盖层510通过使用蚀刻工艺薄化。依据一些实施例，蚀刻工艺包含非等向性蚀刻工艺。依据一些实施例，蚀刻工艺移除在通孔th5中的覆盖层510和覆盖通孔th6中的底表面b2的覆盖层510。依据一些实施例，蚀刻工艺进一步从通孔th5的内壁s1上移除层110和介电层470，且因此加宽通孔th5。

依据一些实施例，如图5b所示，重复进行用于形成和薄化覆盖层510的图5a-图5b的步骤，以形成覆盖层520于通孔th6的覆盖层510上方。在一些实施例中，覆盖层510和520由相同材料制成。在一些其他实施例中，覆盖层510和520由不同材料制成。依据一些实施例，覆盖层520由含金属材料或绝缘材料制成。依据一些实施例，含金属材料包含钛、氮化钛、钴、氮化钴、钌、氮化钌、前述的组合或其他合适的材料。

依据一些实施例，图5b的通孔th5的宽度w6’大于图5a的通孔th5的宽度w6。依据一些实施例，覆盖层520具有通孔th7于通孔th6中。依据一些实施例，通孔th7的宽度w8小于通孔th6的宽度w7。因此，依据一些实施例，宽度w6’与宽度w8之间的差异小于宽度w6与宽度w7(如图5a所示)之间的差异。

因此，依据一些实施例，形成覆盖层510和520能够改善后续形成于通孔th5和th7中的接触插塞的宽度一致性，且因此也改善了接触插塞的产率。依据一些实施例，宽度w8大于宽度w6’。依据一些实施例，宽度w8与宽度w6’的比值在约1.1至1.3的范围。举例来说，比值(w8/w6’)约1.2。

之后，依据一些实施例，导电层(未显示)形成于覆盖层510上方以及在通孔th5和th7中。接着，依据一些实施例，移除在通孔th5和th6之外的导电层和覆盖层510和520。依据一些实施例，如图5c所示，留在通孔th5和th6中的导电层形成接触插塞532和534。依据一些实施例，接触插塞532和534电性连接至其下方的源极/漏极结构450。依据一些实施例，覆盖层510和520将接触插塞534与层110和介电层470隔开。依据一些实施例，接触插塞532和534由金属材料制成，例如金属(w、cu或al)或合金。

依据一些实施例，提供形成半导体装置结构的方法。此方法(用于形成半导体装置结构)在一层的窄凹口和宽凹口中形成覆盖层，且在窄凹口中的覆盖层比在宽凹口中的覆盖层薄。此方法将覆盖层薄化，以移除在窄凹口中的覆盖层和覆盖宽凹口的底表面的覆盖层。留在宽凹口的内壁上的覆盖层具有小于宽凹口的开口。此方法从窄凹口的内壁上移除层，以加宽窄凹口。因此，开口与加宽的窄凹口之间的宽度差异小于窄凹口与宽凹口之间的宽度差异。因此，此方法改善了临界尺寸一致性(例如宽度)。

依据一些实施例，提供半导体装置结构的形成方法，此方法包含形成第一层于第二层上方，此方法包含在第一层中形成第一凹口和第二凹口，第一凹口比第二凹口窄，且第一凹口和第二凹口分别暴露出第二层的第一部分和第二部分。此方法包含在第一凹口和第二凹口中形成第一覆盖层，在第一凹口中的第一覆盖层比在第二凹口中的第一覆盖层薄，且第一覆盖层覆盖第二凹口的第一内壁和第一底表面。此方法包含移除第一凹口中的第一覆盖层和覆盖第二凹口的第一底表面的第一覆盖层，以在第二凹口中的第一覆盖层中形成第一开口。此方法包含通过第一凹口和第一开口移除第一部分和第二部分。

在一些其他实施例中，其中形成第一覆盖层的步骤包含在第一层上方进行等离子体沉积工艺，以在第一层上方以及第一凹口和第二凹口中形成第一覆盖层。

在一些其他实施例中，其中移除第一凹口中的第一覆盖层和覆盖第一底表面的第一覆盖层的步骤包含在第一覆盖层上方进行等离子体蚀刻工艺。

在一些其他实施例中，其中在相同腔室中进行等离子体沉积工艺和等离子体蚀刻工艺。

在一些其他实施例中，其中移除第一凹口中的第一覆盖层和覆盖第一底表面的第一覆盖层的步骤包含移除覆盖第一凹口的第二内壁和第二底表面的第一覆盖层。

在一些其他实施例中，上述方法还包含在移除第一凹口中的第一覆盖层和覆盖第一底表面的第一覆盖层的步骤期间，从第一凹口的第二内壁上移除第一层的一部分，以加宽第一凹口。

在一些其他实施例中，其中形成第一覆盖层的步骤包含在第一层上方进行化学气相沉积工艺，以在第一层上方以及第一凹口和第二凹口中形成第一覆盖层，且覆盖第一凹口的第一上缘的第一覆盖层比覆盖第二凹口的第二上缘的第一覆盖层厚。

在一些其他实施例中，上述方法还包含在通过第一凹口和第一开口移除第一部分和第二部分之后，移除第一层和第一覆盖层。

在一些其他实施例中，上述方法还包含在第一凹口和第二凹口中形成第二覆盖层，其中在第一凹口中的第二覆盖层比在第二凹口中的第二覆盖层薄，且在移除第一凹口中的第一覆盖层和覆盖第一底表面的第一覆盖层之后以及在移除第一部分和第二部分之前，第二覆盖层覆盖第一覆盖层和第二凹口的第一底表面；以及移除在第一凹口中的第二覆盖层和覆盖第一底表面的第二覆盖层，以在第二凹口中的第二覆盖层中形成第二开口，其中通过第一凹口和第二开口移除第一部分和第二部分。

在一些其他实施例中，其中第一覆盖层和第二覆盖层由相同材料制成。

依据一些实施例，提供半导体装置结构的形成方法，此方法包含在一层中形成第一凹口和第二凹口，第一凹口比第二凹口窄。此方法包含在第一凹口和第二凹口中形成第一覆盖层，在第一凹口中的第一覆盖层比在第二凹口中的第一覆盖层薄，且第一覆盖层覆盖第二凹口的第一内壁和第一底表面。此方法包含移除第一凹口中的第一覆盖层和覆盖第一底表面的第一覆盖层。此方法包含将填充层填充至第一凹口和第二凹口中。

在一些其他实施例中，其中填充层由导电材料制成。

在一些其他实施例中，其中第一覆盖层由绝缘材料制成。

在一些其他实施例中，其中第一覆盖层将填充层与层隔开。

在一些其他实施例中，其中层在导电元件上方，且填充层电性连接至导电元件。

依据一些实施例，提供半导体装置结构的形成方法，此方法包含在一层中形成凹口，凹口具有两相对第一内壁和两相对第二内壁，第一内壁间隔开第一距离，第二内壁间隔开第二距离，且第一距离小于第二距离。此方法包含在凹口中沉积第一覆盖层，覆盖第一内壁的第一覆盖层比覆盖第二内壁的第一覆盖层薄。此方法包含移除凹口的第一内壁和底表面上的第一覆盖层。

在一些其他实施例中，上述方法还包含在移除第一内壁和底表面上的第一覆盖层之后，形成第二覆盖层，其中在第一内壁上的第二覆盖层比在第二内壁上的第二覆盖层薄，且第二覆盖层覆盖第一覆盖层和底表面；以及移除在第一内壁和底表面上的第二覆盖层。

在一些其他实施例中，其中第一覆盖层和第二覆盖层由相同材料制成。

在一些其他实施例中，其中在移除第一内壁和底表面上的第二覆盖层之后，第一覆盖层的第一厚度大致等于第二覆盖层的第二厚度。

在一些其他实施例中，其中第一覆盖层和层由不同材料制成。

前述内文概述了许多实施例的特征，使本技术领域中技术人员可以从各个方面更加了解本发明实施例。本技术领域中技术人员应可理解，且可轻易地以本发明实施例为基础来设计或修饰其他工艺及结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。本技术领域中技术人员也应了解这些相等的结构并未背离本发明的发明精神与范围。在不背离本发明的发明精神与范围的前提下，可对本发明实施例进行各种改变、置换或修改。