一种GaN基发光二极管外延片及其制备方法与流程

本发明涉及gan基发光二极管领域，特别涉及一种gan基发光二极管外延片及其制备方法。

背景技术：

gan(氮化镓)基led(lightemittingdiode，发光二极管)一般包括外延片和在外延片上制备的电极。外延片通常包括：衬底、以及在衬底上生长的gan基外延层，外延层包括顺次层叠的缓冲层、非掺杂gan层、n型gan层、低温应力释放层、mqw(multiplequantumwell，多量子阱)层、电子阻挡层、p型gan层和接触层。当有电流注入gan基led时，n型gan层等n型区的电子和p型gan层等p型区的空穴进入mqw有源区并且复合，发出可见光。其中，低温应力释放层可以是低温生长的gan层。

在实现本发明的过程中，发明人发现现有技术至少存在以下问题：当衬底为蓝宝石衬底时，gan与蓝宝石衬底之间存在较大的晶格失配使外延层积累大量的应力，会有一部分应力在低温生长低温应力释放层时得到释放引发穿透位错形成v型坑(v-pits)。v型坑中间的穿透位错中心将会成为载流子的泄露通道，进而捕获少部分的载流子形成非辐射复合中心，导致led的发光效率下降。

技术实现要素：

本发明实施例提供了一种gan基发光二极管外延片及其制备方法，能够实现应力释放的同时又能够有效阻挡载流子进入v型坑形成非辐射复合中心。所述技术方案如下：

第一方面，提供了一种gan基发光二极管外延片，所述发光二极管外延片包括：衬底、在所述衬底上顺次沉积的缓冲层、非掺杂gan层、n型掺杂gan层、低温应力释放层、浅阱层、多量子阱层、电子阻挡层、p型gan层、以及p型接触层，所述低温应力释放层为第一ingan子层与第一gan子层交替生长的周期性结构，所述第一ingan子层的厚度为1～2nm，所述第一gan子层的厚度为5～10nm，所述第一ingan子层或所述第一gan子层的数量为10～30。

可选地，所述第一ingan子层为inaga1-an层，0<a<0.5。

可选地，所述低温应力释放层的厚度为100～120nm。

可选地，所述浅阱层为第二ingan子层与第二gan子层交替生长的周期性结构，所述第二ingan子层的厚度为1nm，所述第二gan子层的厚度为10nm，所述第二ingan子层或所述第二gan子层的数量为5～10。

可选地，所述多量子阱层包括第一复合层，所述第一复合层为第三ingan子层与第三gan子层交替生长的周期性结构，所述第三ingan子层的厚度为2～4nm，所述第三gan子层的厚度为8～20nm。

可选地，所述多量子阱层还包括第二复合层，所述第二复合层位于所述第一复合层与所述电子阻挡层之间，所述第二复合层为第四ingan子层与第四gan子层交替生长的周期性结构，所述第四ingan子层的厚度为2～4nm，所述第三gan子层的厚度大于所述第四gan子层的厚度，所述第三gan子层的厚度与所述第四gan子层的厚度的比值为1.2～1.7：1，所述第三ingan子层与所述第三gan子层的交替生长周期数量为n1，所述第四ingan子层与所述第四gan子层交替生长周期数量为n2，5<n1+n2<15，n1≥n2。

可选地，所述第三ingan子层为inxga1-xn层，所述第四ingan子层为inyga1-yn层，x/y＝0.5～0.8，0<y<1。

可选地，所述第三gan子层和所述第四gan子层均为si掺杂gan子层，所述第三gan子层中的si掺杂浓度小于所述第四gan子层中的si掺杂浓度，所述第三gan子层中的si掺杂浓度与所述第四gan子层中的si掺杂浓度的比值为1：1.05～1.3，所述第四gan子层中的si掺杂浓度为10¹⁶～10¹⁷cm^-3。

可选地，所述电子阻挡层包括顺次层叠在所述多量子阱层上的第一段、第二段和第三段，所述第一段、所述第二段和所述第三段均为algan子层与第五ingan子层交替生长的周期结构，所述第一段、所述第二段和所述第三段的厚度顺次增加，所述algan子层为alcga1-cn子层，所述第五ingan子层为indga1-dn子层，0.1<c<0.5，0.1<d<0.6。

第二方面，提供了一种gan基发光二极管外延片的制备方法，所述方法包括：

提供衬底；

在所述衬底上顺次沉积缓冲层、非掺杂gan层、n型掺杂gan层、低温应力释放层、浅阱层、多量子阱层、电子阻挡层、p型gan层、以及p型接触层，所述低温应力释放层为第一ingan子层与第一gan子层交替生长的周期性结构，所述第一ingan子层的厚度为1～2nm，所述第一gan子层的厚度为5～10nm，所述第一ingan子层或所述第一gan子层的数量为10～30。

本发明实施例提供的技术方案带来的有益效果是：通过低温应力释放层在生长过程中释放外延层生长积累的应力，低温应力释放层的生长温度较低，第一gan子层的表面原子迁移率较低，使其横向外延能力较差，容易引起穿透位错形成v型坑，而当低温应力释放层为第一ingan子层与第一gan子层交替生长的周期性结构时，将促进释放外延层生长积累的大量应力、以及v型坑在低温应力释放层中的形成，形成的v型坑的开口朝向多量子阱层且在随后的外延层生长中开口大小会逐渐变大；而当第一ingan子层的厚度为1～2nm，第一gan子层的厚度为5～10nm时，所述第一ingan子层或所述第一gan子层的数量为10～30时，低温应力释放层具有一定的厚度，能够保证v型坑在多量子阱层中的开口大小在一定范围，而当v型坑在多量子阱层中的开口大小在一定范围时，位于v型坑中心的穿透位错中心到v型坑边缘的扩散距离与v型坑的倾斜面上的量子阱势垒高度处于一个较为平衡的状态，使得实现应力释放的同时又能够有效阻挡载流子进入v型坑形成非辐射复合中心，采用该外延片制得的led的内量子效率较佳，由此提高led的发光效率。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的v型坑的示意图；

图2是本发明实施例提供的一种gan基发光二极管外延片的结构示意图；

图3是本发明实施例提供的多量子阱层的结构示意图；

图4是本发明实施例提供的gan基发光二极管外延片的部分透射电镜扫描图；

图5是本发明实施例提供的电子阻挡层的结构示意图；

图6和图7是本发明实施例提供的一种gan基发光二极管外延片的制备方法的流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

为便于理解本发明实施例提供的技术方案，首先介绍一下v型坑。v型坑在gan基外延层的生长过程中，生长温度较低时形成。在低温时，比如750～850℃，gan横向外延能力变弱，会引发穿透位错形成v型坑。一般地，低温应力释放层的生长温度在800℃左右，远远低于外延层底层(包括缓冲层、非掺杂gan层、n型掺杂gan层)1000℃以上的生长温度。因此，低温应力释放层的引入将形成v型坑。v型坑的开口方向朝外延层的生长方向。随着mqw层的生长，v型坑将贯穿整个多量子阱层，而v型坑的开口大小对mqw层的内量子效率有着非常重要的影响。参见图1，当v型坑p的开口相对较小时，在其倾斜面上的量子阱qw(多量子阱层7中)具有更高的势垒δe，可以有效钝化穿透位错的非辐射中心d；但当v型坑p的开口较小时，位于v型坑p中心的穿透位错中心d到v型坑p边缘的扩散距离δl会相对较短，使得载流子c更容易被捕获进入穿透位错中心d；相反地，当v型坑p的开口相对较大时，穿透位错中心d到v型坑p边缘的扩散距离δl相对较长，可以抑制载流子c进入非辐射复合中心，但是其倾斜面上的量子阱qw势垒高度δe降低，不能有效阻挡载流子c进入v型坑p。因此，通过优化v型坑的开口大小，使穿透位错中心d到v型坑p边缘的扩散距离δl与倾斜面上的量子阱qw势垒高度δe达到平衡状态，以提高发光二极管的发光效率是极其重要的。

图2示出了本发明实施例提供的一种gan基发光二极管外延片。参见图2，该发光二极管外延片包括：衬底1、以及在衬底1上顺次沉积的缓冲层2、非掺杂gan层3、n型掺杂gan层4、低温应力释放层5、浅阱层(又称前级多量子阱(pre-mqw)层)6、多量子阱层7、电子阻挡层8、p型gan层9和p型接触层10。其中，低温应力释放层5为第一ingan子层51与第一gan子层52交替生长的周期性结构。第一ingan子层51的厚度为1～2nm，第一gan子层52的厚度为5～10nm，第一ingan子层51或第一gan子层52的数量为10～30。

基于前述内容可知，v型坑的开口过大或过小都不利于led的发光效率。本发明实施例通过控制低温应力释放层的厚度来调整v型坑在多量子阱层中的量子阱中的开口大小，从而改善led的发光效率。本发明实施例通过低温应力释放层在生长过程中释放外延层生长积累的应力，低温应力释放层的生长温度较低，第一gan子层的表面原子迁移率较低，使其横向外延能力较差，容易引起穿透位错形成v型坑，而当低温应力释放层为第一ingan子层与第一gan子层交替生长的周期性结构时，将促进释放外延层生长积累的大量应力、以及v型坑在低温应力释放层中的形成，形成的v型坑的开口朝向多量子阱层且在随后的外延层生长中开口大小会逐渐变大；而当第一ingan子层的厚度为1～2nm，第一gan子层的厚度为5～10nm时，第一ingan子层或第一gan子层的数量为10～30时，低温应力释放层具有一定的厚度，能够保证v型坑在多量子阱层中的开口大小在一定范围，而当v型坑在多量子阱层中的开口大小在一定范围时，位于v型坑中心的穿透位错中心到v型坑边缘的扩散距离与v型坑的倾斜面上的量子阱势垒高度处于一个较为平衡的状态，使得实现应力释放的同时又能够有效阻挡载流子进入v型坑形成非辐射复合中心，采用该外延片制得的led的内量子效率较佳，由此提高led的发光效率。

需要说明的是，本发明实施例不限制第一ingan子层51与第一gan子层52的生长顺序，在周期性结构中，可以先生长第一ingan子层51再生长第一gan子层52，也可以先生长第一gan子层52再生长第一ingan子层51。

示例性地，衬底1为蓝宝石衬底。缓冲层2可以为aln层，缓冲层2的厚度可以是15～50nm；非掺杂gan层3的厚度可以是1～4μm；n型掺杂gan层4的厚度可以是1～5μm。

示例性地，第一ingan子层51的厚度为2nm，第一gan子层52的厚度为5nm。

示例性地，第一ingan子层51为inaga1-an层，0<a<0.5。这样，第一ingan子层与第一gan子层交替生长的周期性结构中in组分含量在一定范围，能够更好地匹配衬底，例如蓝宝石衬底，与gan基外延层的晶格常数，更好地改善外延片底层在生长过程中积累的应力释放。

示例性地，低温应力释放层5的厚度为100～120nm。当低温应力释放层5的厚度为100～120nm时，采用该外延片制得的led的发光效率较佳。

示例性地，浅阱层6为第二ingan子层61与第二gan子层62交替生长的周期性结构。第二ingan子层61的厚度为1nm，第二gan子层62的厚度为10nm。第二ingan子层61或第二gan子层62的数量为5～10。

浅阱层6用于为多量子阱层7的生长作准备，并利于v型坑延伸到多量子阱层7中。

示例性地，第二ingan子层61为inbga1-bn层，0<b<0.5。

示例性地，参见图3，多量子阱层7包括第一复合层71。第一复合层71为第三ingan子层71a与第三gan子层71b交替生长的周期性结构。第三ingan子层71a的厚度为2～4nm，第三gan子层71b的厚度为8～20nm。

示例性地，参见图3，多量子阱层7还包括第二复合层72，第二复合层72位于第一复合层71与电子阻挡层8之间。第二复合层72为第四ingan子层72a与第四gan子层72b交替生长的周期性结构。第四ingan子层72a的厚度为2～4nm。第三gan子层71b的厚度大于第四gan子层72b的厚度，第三gan子层71b的厚度与第四gan子层72b的厚度的比值为1.2～1.7：1。第三ingan子层71a与第三gan子层71b的交替生长周期数量为n1，第四ingan子层72a与第四gan子层72b交替生长周期数量为n2，5<n1+n2<15，n1≥n2。

其中，ingan材料作为量子阱，gan材料作为量子垒。需要说明的是，本发明实施例不限制量子阱和量子垒的生长顺序，在周期性结构中，可以先生长量子阱再生长量子垒，也可以先生长量子垒再生长量子阱。通过第一复合层中的第三gan子层的厚度大于第二复合层中的第四gan子层的厚度，即前段多量子阱层中的垒层厚度偏厚，后段多量子阱层中的垒层厚度偏薄，能够抑制v型坑在多量子阱层中的开口过大，同时，后段多量子阱层中的垒层偏厚还能延缓电子的迁移速率，使电子和空穴在量子阱中的分布更加均匀，从而提高led的发光效率。

示例性地，第三ingan子层71a为inxga1-xn层，第四ingan子层72a为inyga1-yn层，x/y＝0.5～0.8，0<y<1。

通过在前段多量子阱层的in组分含量小于后段多量子阱层in组分含量，前段多量子阱层量子阱中in组分少可以避免v-pits在量子阱生长初始阶段开口过大，避免随着外延层的生长v型坑的开口逐渐变大，v型坑开口过大会使在其倾斜面上的量子阱势垒高度降低，导致载流子更容易被穿透位错捕获形成非辐射复合中心，使led的内量子效率下降。

参见图1，通过前述低温应力释放层5、浅阱层6、以及多量子阱层7相配合，v型坑p形成于低温应力释放层5，并一直贯穿至多量子阱层7。图4为本发明实施例提供的gan基发光二极管外延片的部分透射电镜扫描图，从图4可以看出，通过前述低温应力释放层5、浅阱层6、以及多量子阱层7相配合，能够将v型坑p的开口大小控制在200～300nm之间，led的内量子效率最佳。

示例性地，第三gan子层71b和第四gan子层72b均为si掺杂gan子层。第三gan子层71b中的si掺杂浓度小于第四gan子层72b中的si掺杂浓度。第三gan子层71b中的si掺杂浓度与第四gan子层72b中的si掺杂浓度的比值为1：1.05～1.3。第四gan子层72b中的si掺杂浓度为10¹⁶～10¹⁷cm^-3。

通过前段多量子阱层gan垒层中的si掺浓度小于后段多量子阱层gan垒层中的si掺浓度，由于在后段多量子阱层中inyga1-yn量子阱的in组分较多，使得后段多量子阱层中阱垒之间的晶格失配较大，量子阱存在较大的应力，会导致后段多量子阱层中inyga1-yn/gan界面起伏或发生微区相分离现象，而后段多量子阱层中的gan垒层的si掺增加可以抑制量子阱中in组分的波动，能改变生长过程中阱垒界面的表面能，从而改善量子阱界面质量。

示例性地，参见图5，电子阻挡层8包括顺次层叠在多量子阱层7上的第一段81、第二段82和第三段83。第一段81、第二段82和第三段83均为algan子层8a与第五ingan子层8b交替生长的周期结构。第一段81、第二段82和第三段83的厚度顺次增加，algan子层8a为alcga1-cn子层。第五ingan子层8b为indga1-dn子层，0.1<c<0.5，0.1<d<0.6。

通过将电子阻挡层设置为厚度递增的三段结构，能够逐渐加强gan表面原子迁移率，增强v型坑的合并，降低v型坑的密度，有利于后续p型gan层对v型坑的合并填平，获得晶体质量较好的p型gan层。

需要说明的是，本发明实施例不限制algan子层8a与第五ingan子层8b的生长顺序，在周期性结构中，可以先生长algan子层8a再生长第五ingan子层8b，也可以先生长第五ingan子层8b再生长algan子层8a。

示例性地，多量子阱层7为低温多量子阱层；电子阻挡层8中，第一段81为低温段，第二段82为中温段，第三段83为高温段。

通过在多量子阱层生长结束后先生长温度相对偏低的电子阻挡层的第一段，有利于对量子阱结构的保护，若在电子阻挡层生长初始阶段温度偏高可能会对低温量子阱结构造成破坏，而温度递增生长则能改善这一现象。并且，在电子阻挡层的三段厚度增加到最厚时温度也是最高，能够进一步加强gan表面原子迁移率，增强v型坑的合并，降低v型坑的密度，有利于后续p型gan层对v型坑的合并填平，获得晶体质量较好的p型gan层。

示例性地，电子阻挡层8的总厚度为10～100nm。第一段81、第二段82和第三段83的厚度以电子阻挡层8的总厚度的10％～60％为幅度顺次增加。

示例性地，第一段81的厚度为3～15nm，第二段82的厚度为4.5～30nm，第三段83的厚度为6～40nm，且每段中的algan子层8a与第五ingan子层8b的厚度相同。

示例性地，p型gan层9的厚度可以为100nm～200nm；p型接触层10可以是gan或者ingan层，其厚度可以是5～300nm。

图6示出了本发明实施例提供的一种gan基发光二极管外延片的制备方法。参见图6，该方法流程包括如下步骤。

步骤101、提供衬底。

示例性地，衬底可以是蓝宝石衬底。

步骤102、在衬底上顺次沉积缓冲层、非掺杂gan层、n型掺杂gan层、低温应力释放层、浅阱层、多量子阱层、电子阻挡层、p型gan层、以及p型接触层。

其中，低温应力释放层为第一ingan子层与第一gan子层交替生长的周期性结构，第一ingan子层的厚度为1～2nm，第一gan子层的厚度为5～10nm，第一ingan子层或第一gan子层的数量为10～30。

本发明实施例通过低温应力释放层在生长过程中释放外延层生长积累的应力，低温应力释放层的生长温度较低，第一gan子层的表面原子迁移率较低，使其横向外延能力较差，容易引起穿透位错形成v型坑，而当低温应力释放层为第一ingan子层与第一gan子层交替生长的周期性结构时，将促进释放外延层生长积累的大量应力、以及v型坑在低温应力释放层中的形成，形成的v型坑的开口朝向多量子阱层且在随后的外延层生长中开口大小会逐渐变大；而当第一ingan子层的厚度为1～2nm，第一gan子层的厚度为5～10nm时，第一ingan子层或第一gan子层的数量为10～30时，低温应力释放层具有一定的厚度，能够保证v型坑在多量子阱层中的开口大小在一定范围，而当v型坑在多量子阱层中的开口大小在一定范围时，位于v型坑中心的穿透位错中心到v型坑边缘的扩散距离与v型坑的倾斜面上的量子阱势垒高度处于一个较为平衡的状态，使得实现应力释放的同时又能够有效阻挡载流子进入v型坑形成非辐射复合中心，采用该外延片制得的led的内量子效率较佳，由此提高led的发光效率。

图7示出了本发明实施例提供的一种gan基发光二极管外延片的制备方法。参见图7，该方法流程包括如下步骤。

步骤201、提供衬底。

示例性地，衬底可以是(0001)晶向蓝宝石衬底(al2o3)。

步骤202、在衬底上沉积缓冲层。

其中，缓冲层可以是aln缓冲层。可以利用pvd(physicalvapordeposition，物理气相沉积)方法，例如磁控溅射方法，生长aln缓冲层。aln缓冲层的生长温度为400～700℃，溅射功率为3000～5000w，压力为1～10torr，厚度为15～50nm。

步骤203、对缓冲层进行退火处理。

步骤203包括：在mocvd(metal-organicchemicalvapordeposition，金属有机化合物化学气相沉淀)设备中对缓冲层进行退火处理。具体地，将沉积有aln缓冲层的衬底放置到mocvd设备的反应腔中的衬底托盘上，并对衬底托盘进行加热和驱动衬底托盘转动。示例性地，衬底托盘可以是石墨托盘。衬底托盘转动时，衬底将随衬底托盘转动。

其中，退火温度在1000℃～1200℃，压力区间为200torr～500torr，时间在5分钟～10分钟。

具体地，随后通过mocvd方法生长其他外延层。在mocvd方法中，可以采用高纯氮气或者氢气作为载气，氨气作为氮源，三甲基镓或三甲基乙作为镓源，三甲基铟作为铟源，三甲基铝作为铝源，n型掺杂剂选用硅烷，p型掺杂剂选用二茂镁。

需要说明的是，下述生长过程中控制的温度和压力实际上是指mocvd设备的反应腔内的温度和压力。

步骤204、在缓冲层上沉积非掺杂gan层。

示例性地，非掺杂gan层的生长温度为1000℃～1100℃，生长厚度在1至4微米之间，生长压力在100torr至300torr之间。

步骤205、在非掺杂gan层上沉积n型掺杂gan层。

示例性地，n型gan层的厚度在1～5微米之间，生长温度在1000℃～1200℃，生长压力在100torr至300torr之间，si掺杂浓度在1×10¹⁸cm^-3～1×10¹⁹cm^-3之间。

步骤206、在n型掺杂gan层上沉积低温应力释放层。

其中，低温应力释放层为第一ingan子层与第一gan子层交替生长的周期性结构。第一ingan子层的厚度为1～2nm，第一gan子层的厚度为5～10nm，第一ingan子层或第一gan子层的数量为10～30。

示例性地，低温应力释放层整层的生长温度在750℃～900℃，压力在100torr～300torr。

示例性地，第一ingan子层51为inaga1-an层，0<a<0.5。这样，第一ingan子层与第一gan子层交替生长的周期性结构中in组分含量在一定范围，能够更好地匹配衬底，例如蓝宝石衬底，与gan基外延层的晶格常数，更好地改善外延片底层在生长过程中积累的应力释放。

示例性地，低温应力释放层5的厚度为100～120nm。当低温应力释放层5的厚度为100～120nm时，采用该外延片制得的led的发光效率较佳。

步骤207、在低温应力释放层上沉积浅阱层。

示例性地，浅阱层为第二ingan子层与第二gan子层交替生长的周期性结构。第二ingan子层的厚度为1nm，第二gan子层的厚度为10nm。第二ingan子层或第二gan子层的数量为5～10，即浅阱层包括5～10个周期的第二ingan子层与第二gan子层。

示例性地，第二ingan子层为inbga1-bn层，0<b<0.5。

示例性地，浅阱层中第二ingan子层的生长温度的范围在780℃～850℃间，压力范围在100torr～300torr；第二gan子层的生长温度在810℃～940℃，生长压力在100torr～300torr。

步骤208、在浅阱层上沉积多量子阱层。

示例性地，多量子阱层包括第一复合层。第一复合层为第三ingan子层与第三gan子层交替生长的周期性结构。第三ingan子层的厚度为2～4nm，第三gan子层的厚度为8～20nm。

示例性地，多量子阱层还包括第二复合层，第二复合层位于第一复合层与电子阻挡层之间。第二复合层为第四ingan子层与第四gan子层交替生长的周期性结构。第四ingan子层的厚度为2～4nm。第三gan子层的厚度大于第四gan子层的厚度，第三gan子层的厚度与第四gan子层的厚度的比值为1.2～1.7：1。第三ingan子层与第三gan子层的交替生长周期数量为n1，第四ingan子层与第四gan子层交替生长周期数量为n2，5<n1+n2<15，n1≥n2。

其中，ingan材料作为量子阱，gan材料作为量子垒。通过第一复合层中的第三gan子层的厚度大于第二复合层中的第四gan子层的厚度，即前段多量子阱层中的垒层厚度偏厚，后段多量子阱层中的垒层厚度偏薄，能够抑制v型坑在多量子阱层中的开口过大，同时，后段多量子阱层中的垒层偏厚还能延缓电子的迁移速率，使电子和空穴在量子阱中的分布更加均匀，从而提高led的发光效率。

示例性地，第三ingan子层和第四ingan子层的生长温度为750℃～820℃，生长压力为100torr～300torr。第三ingan子层与第三gan子层的生长温度为830℃-930℃，生长压力为100torr～300torr。

示例性地，第三ingan子层为inxga1-xn层，第四ingan子层为inyga1-yn层，x/y＝0.5～0.8，0<y<1。

通过在前段多量子阱层的in组分含量小于后段多量子阱层in组分含量，前段多量子阱层量子阱中in组分少可以避免v-pits在量子阱生长初始阶段开口过大，避免随着外延层的生长v型坑的开口逐渐变大，v型坑开口过大会使在其倾斜面上的量子阱势垒高度降低，导致载流子更容易被穿透位错捕获形成非辐射复合中心，使led的内量子效率下降。

通过前述低温应力释放层、浅阱层、以及多量子阱层相配合，能够将v型坑的开口大小控制在200～300nm之间，led的内量子效率最佳。

示例性地，第三gan子层和第四gan子层均为si掺杂gan子层。第三gan子层中的si掺杂浓度小于第四gan子层中的si掺杂浓度。第三gan子层中的si掺杂浓度与第四gan子层中的si掺杂浓度的比值为1：1.05～1.3。第四gan子层中的si掺杂浓度为10¹⁶～10¹⁷cm^-3。

通过前段多量子阱层gan垒层中的si掺浓度小于后段多量子阱层gan垒层中的si掺浓度，由于在后段多量子阱层中inyga1-yn量子阱的in组分较多，使得后段多量子阱层中阱垒之间的晶格失配较大，量子阱存在较大的应力，会导致后段多量子阱层中inyga1-yn/gan界面起伏或发生微区相分离现象，而后段多量子阱层中的gan垒层的si掺增加可以抑制量子阱中in组分的波动，能改变生长过程中阱垒界面的表面能，从而改善量子阱界面质量。

步骤209、在多量子阱层上生长电子阻挡层。

示例性地，电子阻挡层包括顺次层叠在多量子阱层上的第一段、第二段82和第三段。第一段、第二段和第三段均为algan子层与第五ingan子层交替生长的周期结构。第一段、第二段和第三段的厚度顺次增加，algan子层为alcga1-cn子层。第五ingan子层为indga1-dn子层，0.1<c<0.5，0.1<d<0.6。

通过将电子阻挡层设置为厚度递增的三段结构，能够逐渐加强gan表面原子迁移率，增强v型坑的合并，降低v型坑的密度，有利于后续p型gan层对v型坑的合并填平，获得晶体质量较好的p型gan层。

示例性地，多量子阱层为低温多量子阱层；电子阻挡层中，第一段为低温段，第二段为中温段，第三段为高温段。具体地，电子阻挡层中第一段、第二段和第三段的的生长温度为850℃～1050℃，第一段、第二段和第三段的生长温度以10～50℃为幅度顺次增加。

通过在多量子阱层生长结束后先生长温度相对偏低的电子阻挡层的第一段，有利于对量子阱结构的保护，若在电子阻挡层生长初始阶段温度偏高可能会对低温量子阱结构造成破坏，而温度递增生长则能改善这一现象。并且，在电子阻挡层的三段厚度增加到最厚时温度也是最高，能够进一步加强gan表面原子迁移率，增强v型坑的合并，降低v型坑的密度，有利于后续p型gan层对v型坑的合并填平，获得晶体质量较好的p型gan层。

示例性地，电子阻挡层的生长压力为100torr～500torr。

示例性地，电子阻挡层的总厚度为10～100nm。第一段、第二段和第三段的厚度以10％～60％为幅度顺次增加。比如，第二段的厚度比第一段的厚度增加第一段厚度的10％～60％。

步骤210、在电子阻挡层上沉积p型gan层。

示例性地，p型gan层的生长温度为750℃～1080℃，生长压力为200torr～600torr，p型gan层的厚度可以为100nm～200nm。

步骤211、在p型gan层上沉积p型接触层。

示例性地，p型接触层为gan或者ingan层，其厚度为5nm至300nm之间，生长温度区间为850℃～1050℃，生长压力区间为100torr～600torr。

示例性地，p型接触层生长结束后，将mocvd设备的反应腔内温度降低，在氮气气氛中退火处理，退火温度区间为650℃～850℃，退火处理5到15分钟，降至室温，完成外延生长。

本发明实施例通过低温应力释放层在生长过程中释放外延层生长积累的应力，低温应力释放层的生长温度较低，第一gan子层的表面原子迁移率较低，使其横向外延能力较差，容易引起穿透位错形成v型坑，而当低温应力释放层为第一ingan子层与第一gan子层交替生长的周期性结构时，将促进释放外延层生长积累的大量应力、以及v型坑在低温应力释放层中的形成，形成的v型坑的开口朝向多量子阱层且在随后的外延层生长中开口大小会逐渐变大；而当第一ingan子层的厚度为1～2nm，第一gan子层的厚度为5～10nm时，第一ingan子层或第一gan子层的数量为10～30时，低温应力释放层具有一定的厚度，能够保证v型坑在多量子阱层中的开口大小在一定范围，而当v型坑在多量子阱层中的开口大小在一定范围时，位于v型坑中心的穿透位错中心到v型坑边缘的扩散距离与v型坑的倾斜面上的量子阱势垒高度处于一个较为平衡的状态，使得实现应力释放的同时又能够有效阻挡载流子进入v型坑形成非辐射复合中心，采用该外延片制得的led的内量子效率较佳，由此提高led的发光效率。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。